一种元件的可编程阵列的系统级封装方法及其封装结构技术方案

本发明专利技术公开了一种元件的可编程阵列的系统级封装方法及其封装结构。其中，所述系统级封装方法包括：将若干个可编程阵列分别设置为独立组件，并通过低温装配工艺制造所述独立组件的裸片；将所述裸片依据预设的制程，进行系统级封装；所述可编程阵列包括电阻阵列；所述电阻阵列与一差分放大器连接，提供若干压降选项。由于将原有的电阻对设置为独立的电阻对阵列，作为一个单独的组件，由此可以在仅使用一个核芯或者掩膜组的情况下产生多种不同的压降选项，能够更好的降低整体的生产成本，便于设计使用，提高可靠性。

System level packaging method for programmable array of elements and packaging structure thereof

The invention discloses a system level packaging method of a programmable array of elements and a packaging structure thereof. Among them, the system includes a plurality of package methods: programmable arrays were set up as an independent component, and die by low temperature assembly process of manufacturing the independent components; will process the die according to preset, system level package; the programmable array includes a resistor array; the resistance array and a differential amplifier connected with some drop options. Because the original resistance of independent resistance on the array, as a separate component, which can produce a variety of different options in the drop using only one core or mask group situation, can better reduce the overall production cost, easy to use design, improve the reliability.

【技术实现步骤摘要】
一种元件的可编程阵列的系统级封装方法及其封装结构
本专利技术涉及IC封装
，尤其涉及一种元件的可编程阵列的系统级封装方法及其封装结构。
技术介绍
随着封装/测试技术的进步，现今高/低压IC的组合、分立式有源/无源元件都可以很容易地集成在一个单独的封装中，即SIP(系统级封装)封装。目前，先进的封装结构为25UM细模、面板(模架)、RDL(再分布层)和KGD(公认的良好芯片)。而最先进的封装技术可以在一个封装中堆叠16个裸片。其中，对于低压降稳压器(LDO)而言，其主要元件包括：一个功率FET，一个差分放大器和一对电阻器。如图1所示，连接到差分放大器的电阻对R1和R2的比率决定了压降。在现有的结构设计中，上述所有的器件都设计在同一个芯片上。另外，目前先进的RF芯片布局包括了金属层上的天线(电感线圈)，为了防止电磁干扰，其禁止工作区域重叠。由此会浪费超过20％的活动芯片。这样的一些结构设置占用了大量宝贵的裸片面积，还要考虑设计和加工因素，从而影响了每片晶圆上可添加的裸片数量。这种设计和技术也增加了IC生产的负担，从而增加了最终生产成本。因此，现有技术还有待发展。
技术实现思路
鉴于上述本文档来自技高网...

【技术保护点】
一种元件的可编程阵列的系统级封装方法，其特征在于，所述系统级封装方法包括：将若干个可编程阵列分别设置为独立组件，并通过低温装配工艺制造所述独立组件的裸片；将所述裸片依据预设的制程，进行系统级封装；所述可编程阵列包括电阻阵列；所述电阻阵列与一差分放大器连接，提供若干压降选项。

【技术特征摘要】
1.一种元件的可编程阵列的系统级封装方法，其特征在于，所述系统级封装方法包括：将若干个可编程阵列分别设置为独立组件，并通过低温装配工艺制造所述独立组件的裸片；将所述裸片依据预设的制程，进行系统级封装；所述可编程阵列包括电阻阵列；所述电阻阵列与一差分放大器连接，提供若干压降选项。2.根据权利要求1所述的系统级封装方法，其特征在于，所述低温装配工艺包括：沉置抗光材料于基板顶部，将电阻布局图案印刷至所述抗光材料上；曝光并去除非曝光部分，形成对应的电阻布局图案；沉置电阻材料于所述电阻布局图案上；所述抗光材料于电阻材料之间形成预定空隙；通过化学蚀刻方法，去除抗光材料及附着于其上的电阻材料，在基板顶部形成所述电阻阵列。3.根据权利要求2所述的系统级封装方法...

【专利技术属性】
技术研发人员：萧建成，
申请(专利权)人：北京中电网信息技术有限公司，中电网北京电子科技发展有限公司，
类型：发明
国别省市：北京,11