防止时钟信号丢失的GOA电路制造技术

本发明专利技术涉及一种防止时钟信号丢失的GOA电路。该GOA电路包括多个级联的GOA单元，第N级GOA单元包括：上拉级传单元，下拉单元，下拉维持单元分别与该第N级GOA单元的第一节点(Q(N))和栅极信号输出端(G(N))连接，所述上拉控制单元与该第N级GOA单元的第一节点(Q(N))连接；从某一级开始的各级GOA单元还包括用于防止时钟信号丢失的附加电路，该附加电路与下拉维持单元连接；当时钟信号丢失时，该附加电路利用连接该附加电路的起始信号(STV)和该第一低频时钟信号(LC1)、第二低频时钟信号(LC2)能够拉低该第N级GOA单元的第一节点(Q(N))的电位。本发明专利技术防止时钟信号丢失的GOA电路能够解决时钟信号消失导致显示器受损的问题。

GOA circuit for preventing clock signal from losing

The present invention relates to a GOA circuit for preventing clock signal from losing. The GOA unit of the GOA circuit includes a plurality of cascade, class N GOA unit includes a pull-up stage transmission unit, pull-down unit, maintenance unit with the drop-down class N GOA unit of the first node (Q (N)) and the gate signal output terminal (G (N)) is the first node of the pull the control unit and the class N GOA units (Q (N)) connection; from a start at all levels of the GOA unit also includes a circuit used to prevent the loss of the clock signal, the additional circuit unit is connected with the drop to maintain; when the clock signal is lost, the connection start signal added circuit by the additional circuit (STV) and the first low frequency clock signal (LC1), second (LC2) low frequency clock signal to the first node of the low level N GOA unit (Q (N)) of the potential. The GOA circuit preventing the clock signal from losing can solve the problem that the display clock is damaged by the disappearance of the clock signal.

【技术实现步骤摘要】
防止时钟信号丢失的GOA电路
本专利技术涉及液晶显示器领域，尤其涉及一种防止时钟信号丢失的GOA电路。
技术介绍
液晶显示器(LiquidCrystalDisplay，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。GOA技术，即GateDriverONArray(阵列基板行驱动)技术，可以运用液晶显示面板的原有制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接IC来完成水平扫描线的驱动。现有的GOA电路，通常包括级联的多个GOA单元，每一级GOA单元对应驱动一级水平扫描线。图1所示是一级GOA电路示意图。GOA单元的主要结构包括上拉控制单元10，负责生成控制上拉级传单元20动作的扫描控制信号，一般连接前面级GOA单元传递过来的下传信号或者栅极信号；上拉级传单元20，与上拉控制单元10相连接，根据接收的扫描控制信号将时钟信号转化为行扫描信号；下拉单元30，与上拉控制单元10和上拉级传单元20相连接，用于将扫描控制信号和行扫描信号下拉本文档来自技高网...

【技术保护点】
一种防止时钟信号丢失的GOA电路，其特征在于，包括：多个级联的GOA单元，其中第N级GOA单元对第N级水平扫描线的充电进行控制，该第N级GOA单元包括上拉控制单元，上拉级传单元，下拉单元，下拉维持单元；所述上拉级传单元，下拉单元，下拉维持单元分别与该第N级GOA单元的第一节点(Q(N))和栅极信号输出端(G(N))连接，该下拉维持单元的交替作用的两个下拉维持模块分别连接第一低频时钟信号(LC1)、第二低频时钟信号(LC2)，所述上拉控制单元与该第N级GOA单元的第一节点(Q(N))连接；从某一级开始的各级GOA单元还包括用于防止时钟信号丢失的附加电路，该附加电路连接起始信号(STV)和该第一低...

【技术特征摘要】
1.一种防止时钟信号丢失的GOA电路，其特征在于，包括：多个级联的GOA单元，其中第N级GOA单元对第N级水平扫描线的充电进行控制，该第N级GOA单元包括上拉控制单元，上拉级传单元，下拉单元，下拉维持单元；所述上拉级传单元，下拉单元，下拉维持单元分别与该第N级GOA单元的第一节点(Q(N))和栅极信号输出端(G(N))连接，该下拉维持单元的交替作用的两个下拉维持模块分别连接第一低频时钟信号(LC1)、第二低频时钟信号(LC2)，所述上拉控制单元与该第N级GOA单元的第一节点(Q(N))连接；从某一级开始的各级GOA单元还包括用于防止时钟信号丢失的附加电路，该附加电路连接起始信号(STV)和该第一低频时钟信号(LC1)、第二低频时钟信号(LC2)；时钟信号丢失后，当下一帧开启时，通过高电位的该起始信号(STV)和相位相反的该第一低频时钟信号(LC1)、第二低频时钟信号(LC2)能够控制该附加电路拉低该第N级GOA单元的第一节点(Q(N))的电位。2.如权利要求1所述的防止时钟信号丢失的GOA电路，其特征在于，所述下拉维持单元包括：第一薄膜晶体管(T32)，其栅极连接该第N级GOA单元的第二节点(P(N))，源极和漏极分别连接该栅极信号输出端(G(N))和恒压低电平信号(VSS)；第二薄膜晶体管(T33)，其栅极连接该第N级GOA单元的第三节点(K(N))，源极和漏极分别连接该栅极信号输出端(G(N))和恒压低电平信号(VSS)；第三薄膜晶体管(T42)，其栅极连接该第二节点(P(N))，源极和漏极分别连接该第一节点(Q(N))和恒压低电平信号(VSS)；第四薄膜晶体管(T43)，其栅极连接该第三节点(K(N))，源极和漏极分别连接该第一节点(Q(N))和恒压低电平信号(VSS)；第五薄膜晶体管(T51)，其栅极连接该第一低频时钟信号(LC1)，源极和漏极分别连接该第一低频时钟信号(LC1)和第六薄膜晶体管(T53)的栅极；第六薄膜晶体管(T53)，其源极和漏极分别连接该第一低频时钟信号(LC1)和该第二节点(P(N))；第七薄膜晶体管(T52)，其栅极连接该第一节点(Q(N))，源极和漏极分别连接该恒压低电平信号(VSS)和第六薄膜晶体管(T53)的栅极；第八薄膜晶体管(T54)，其栅极连接该第一节点(Q(N))，源极和漏极分别连接该恒压低电平信号(VSS)和该第二节点(P(N))；第九薄膜晶体管(T61)，其栅极连接该第二低频时钟信号(LC2)，源极和漏极分别连接该第二低频时钟信号(LC2)和第十薄膜晶体管(T63)的栅极；第十薄膜晶体管(T63)，其源极和漏极分别连接该第二低频时钟信号(LC2)和该第三节点(K(N))；第十一薄膜晶体管(T62)，其栅极连接该第一节点(Q(N))，源极和漏极分别连接该恒压低电平信号(VSS)和第十薄膜晶体管(T63)的栅极；第十二薄膜晶体管(T64)，其栅极连接该第一节点(Q(N))，源极和漏极分别连接该恒压低电平信号(VSS)和该第三节点(K(N))。3.如权利要求1所述的防止时钟信号丢失的GOA电路，其特征在于，该附加电路包括：第十三薄膜晶体管(T1)，其栅极连接该起始信号(STV)，源极和漏极分别连接...

【专利技术属性】
技术研发人员：石龙强，陈书志，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东,44