一种GOA电路及液晶显示装置制造方法及图纸

本发明专利技术实施例公开了一种GOA驱动电路，该GOA驱动电路包括多个级联的GOA单元，按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线，该第N级GOA单元包括上拉单元、上拉控制单元、下拉单元、下拉维持单元、下传单元以及自举电容单元；所述上拉单元、所述下拉单元以、所述下拉维持单元及所述自举电容单元均分别与第一节点以及第N级水平扫描线电连接，所述上拉控制单元以及所述下传单元与第一节点电连接，其中N为正整数；该GOA单元还包括：强制下拉单元，其用于时钟信号消失时强迫所述第一节点为低电平。本发明专利技术实施例还公开了一种液晶显示装置。采用本发明专利技术，具有当时钟信号失效时可以拉低第一节点的电位，从而可以防止液晶显示装置损伤的优点。

GOA circuit and liquid crystal display device

The embodiment of the invention discloses a GOA drive circuit, the GOA driving circuit comprises a plurality of cascaded GOA unit, in accordance with article N GOA unit output gate drive signal to the display area N level scanning line, the class N GOA unit includes a pull pull unit, control unit, pull-down unit, drop down maintenance unit, transmission unit and a bootstrap capacitor unit; the pull-up unit, wherein, the pull-down pull-down unit to maintain the unit and the bootstrap capacitor unit are respectively connected with the first node and the N level of scan line power, the pull-up control unit and the transfer unit is connected with the first node, where N is a positive integer; the GOA unit also includes: forced downward unit, for the clock signal disappears when forcing the first node to a low level. The embodiment of the invention also discloses a liquid crystal display device. By adopting the invention, the potential of the first node can be pulled down when the clock signal fails, thus preventing the damage of the liquid crystal display device.

【技术实现步骤摘要】
一种GOA电路及液晶显示装置
本专利技术涉及液晶显示
，特别是涉及一种GOA电路以及液晶显示装置。
技术介绍
液晶显示装置以其显示品质高、价格低廉、携带方便等优点，成为移动通讯设备、PC、TV等的显示装置。目前液晶显示装置驱动技术逐渐趋向于采用GOA技术，GOA技术能简化平板显示面板的制作工序，省去水平扫描线方向的接合(bonding)工艺，可提升产能、降低产品成本，同时可以提升显示面板的集成度使之更适合制作窄边框或无边框显示产品，满足现代人们的视觉追求。GOA技术，即GateDriveronArray技术，也就是利用现有薄膜晶体管液晶显示器Array制程将Gate行扫描驱动信号电路制作在Array基板上，实现对Gate逐行扫描的驱动方式。现有的GOA电路包括多个级联的GOA单元，图1是现有的第N级GOA单元的电路图，图2是本专利技术各个节点或者各个输出端的波形，请参照图1和图2，第N级的GOA单元包括上拉控制单元110、上拉单元120、下拉单元130、下拉维持单元140、下传单元150和自举电容单元160。上拉单元120主要负责将时钟信号CK输出给显示区域第N级水平扫描线G(N)，包括第三晶体管T3。上拉控制单元110负责控制上拉单元120的打开时间，包括第一晶体管T1，前一级的下传信号ST(N-1)或者起始信号STV输入到第一晶体管T1的栅极和源极，第一晶体管T1的漏极连接到第一节点Q(N)。下拉单元130负责将第N级水平扫描线G(N)上的水平扫描信号拉低为低电位，即关闭水平扫描信号，包括晶体管T4和T5，后一级的下传信号ST(N+1)输入到晶体管T4和T5的栅极。下拉维持单元140则负责将第N级水平扫描线G(N)上的水平扫描信号和第一节点Q(N)维持在关闭状态(即负电位)。自举电容单元160则负责所述第一节点Q(N)电位的二次抬升，这样有利于上拉单元120的输出。下传单元150用于输出本级下传信号ST(N)。VSS表示直流低电压。在日常应用中，由于信号干扰等环境影响，时钟信号CK在一个周期中突然消失，时钟讯号CK的消失导致下一级GOA单元的下传信号ST(N+1)没有输出。因为下一级GOA单元的下传信号ST(N+1)的输出正常的高电位作用是将本级GOA单元的第一节点Q(N)的高电位拉低，而当下一级GOA单元的下传信号ST(N+1)没有输出时，本级的第一节点Q(N)的高电位会一直维持，请参见图3,这样会导致大电流，液晶显示装置有可能受到损伤。
技术实现思路
本专利技术实施例所要解决的技术问题在于，提供一种GOA电路及液晶显示装置。当时钟信号失效时可以拉低第一节点的电位，从而可以防止液晶显示装置损伤。为了解决上述技术问题，本专利技术第一方面实施例提供了一种GOA电路，该GOA驱动电路包括多个级联的GOA单元，按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线，该第N级GOA单元包括上拉单元、上拉控制单元、下拉单元、下拉维持单元、下传单元以及自举电容单元；所述上拉单元、所述下拉单元以、所述下拉维持单元及所述自举电容单元均分别与第一节点以及第N级水平扫描线电连接，所述上拉控制单元以及所述下传单元与第一节点电连接，其中N为正整数；该GOA单元还包括：强制下拉单元，其用于时钟信号消失时强迫所述第一节点为低电平。在本专利技术第一方面一实施例中，所述强制下拉单元包括第十二薄膜晶体管，所述第十二薄膜晶体管的栅极接入重置信号，其源极与第一节点电连接，其漏极接入第一低电平，所述重置信号在时钟信号消失时由低电平转为高电平。在本专利技术第一方面一实施例中，所述下拉维持单元包括第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管，所述第六薄膜晶体管的源极与第一节点电连接，其漏极接入第一低电平，其栅极与第N级第二节点电连接，所述七薄膜晶体管的源极与第N级水平扫描线电连接，其漏极接入第一低电平，其栅极与第N级第二节点电连接，所述第八薄膜晶体管的栅极与源极与高电平电连接，其漏极分别与第九薄膜晶体管的栅极和第十一薄膜晶体管的源极电连接，第九薄膜晶体管的源极与高电平电连接，其漏极与第N级第二节点电连接，第十薄膜晶体管的源极与第N级第二节点电连接，其漏极接入第一低电平，其栅极与第一节点电连接，第十一薄膜晶体管的漏极接入第一低电平，其栅极与第一节点电连接。在本专利技术第一方面一实施例中，所述强制下拉单元包括第十三薄膜晶体管，所述第十三薄膜晶体管的栅极接入重置信号，其源极与高电平电连接，其漏极与第N级第二节点电连接，所述重置信号在时钟信号消失时由低电平转为高电平。在本专利技术第一方面一实施例中，所述时钟信号包括第一时钟信号和第二时钟信号，所述第一时钟信号和第二时钟信号频率相同，在一个周期除消隐时间以外的时间相位相反；所述强制下拉单元包括第十八薄膜晶体管、第十九薄膜晶体管、第二十薄膜晶体管、第二十一薄膜晶体管，所述第十八薄膜晶体管的源极和栅极与高电平电连接，其漏极分别与第十九薄膜晶体管的栅极、第二十薄膜晶体管的源极、第二十一薄膜晶体管的源极电连接，所述第十九薄膜晶体管的源极与高电平电连接，其漏极与第N级第二节点电连接，所述第二十薄膜晶体管的栅极与第一时钟信号电连接，其漏极与第一低电平电连接，所述第二十一薄膜晶体管的栅极与第二时钟信号电连接，其漏极与第一低电平电连接。在本专利技术第一方面一实施例中，所述时钟信号包括第一时钟信号和第二时钟信号，所述第一时钟信号和第二时钟信号频率相同，在一个周期除消隐时间以外的时间相位相反；所述强制下拉单元包括第十四薄膜晶体管、第十五薄膜晶体管、第十六薄膜晶体管、第十七薄膜晶体管，所述第十四薄膜晶体管的源极和栅极与高电平电连接，其漏极分别与第十五薄膜晶体管的栅极、第十六薄膜晶体管的源极、第十七薄膜晶体管的源极电连接，所述第十五薄膜晶体管的源极与第一节点电连接，其漏极与第一低电平电连接，所述第十六薄膜晶体管的栅极与第一时钟信号电连接，其漏极与第一低电平电连接，所述第十七薄膜晶体管的栅极与第二时钟信号电连接，其漏极与第一低电平电连接。在本专利技术第一方面一实施例中，所述GOA驱动电路的一个周期包括消隐时间，所述强制下拉单元在GOA驱动电路的一个周期除消隐时间以外的时间用于时钟信号消失时强迫所述第一节点为低电平。在本专利技术第一方面一实施例中，所述上拉单元包括第三薄膜晶体管，所述第三薄膜晶体管的源极接入第一时钟信号，其栅极与第一节点电连接，其漏极与第N级水平扫描线电连接。在本专利技术第一方面一实施例中，所述下拉单元包括第四薄膜晶体管和第五薄膜晶体管，所述第四薄膜晶体管的源极与第一节点电连接，其漏极接第一低电平，所述第五薄膜晶体管的源极与第N级水平扫描线电连接，其漏极接第一低电平，所述第四薄膜晶体管的栅极和所述第五薄膜晶体管的栅极用于接第N+1级下传信号。本专利技术第二方面实施例提供了一种液晶显示装置，包括上述的GOA驱动电路。实施本专利技术实施例，具有如下有益效果：由于所述GOA单元包括强制下拉单元，其用于时钟信号消失时强迫所述第一节点为低电平，从而，当由于信号干扰而导致时钟信号在一个周期中突然消失时，强制下拉单元会强迫所述第一节点为低电平，这样不会导致大电流，液晶显示装置也不会受到损伤。附图说明为了更清本文档来自技高网...

【技术保护点】
一种GOA驱动电路，其特征在于，该GOA驱动电路包括多个级联的GOA单元，按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线，该第N级GOA单元包括上拉单元、上拉控制单元、下拉单元、下拉维持单元、下传单元以及自举电容单元；所述上拉单元、所述下拉单元以、所述下拉维持单元及所述自举电容单元均分别与第一节点以及第N级水平扫描线电连接，所述上拉控制单元以及所述下传单元与第一节点电连接，其中N为正整数；该GOA单元还包括：强制下拉单元，其用于时钟信号消失时强迫所述第一节点为低电平。

【技术特征摘要】
1.一种GOA驱动电路，其特征在于，该GOA驱动电路包括多个级联的GOA单元，按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线，该第N级GOA单元包括上拉单元、上拉控制单元、下拉单元、下拉维持单元、下传单元以及自举电容单元；所述上拉单元、所述下拉单元以、所述下拉维持单元及所述自举电容单元均分别与第一节点以及第N级水平扫描线电连接，所述上拉控制单元以及所述下传单元与第一节点电连接，其中N为正整数；该GOA单元还包括：强制下拉单元，其用于时钟信号消失时强迫所述第一节点为低电平。2.如权利要求1所述的GOA驱动电路，其特征在于，所述强制下拉单元包括第十二薄膜晶体管，所述第十二薄膜晶体管的栅极接入重置信号，其源极与第一节点电连接，其漏极接入第一低电平，所述重置信号在时钟信号消失时由低电平转为高电平。3.如权利要求1所述的GOA驱动电路，其特征在于，所述下拉维持单元包括第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管，所述第六薄膜晶体管的源极与第一节点电连接，其漏极接入第一低电平，其栅极与第N级第二节点电连接，所述七薄膜晶体管的源极与第N级水平扫描线电连接，其漏极接入第一低电平，其栅极与第N级第二节点电连接，所述第八薄膜晶体管的栅极与源极与高电平电连接，其漏极分别与第九薄膜晶体管的栅极和第十一薄膜晶体管的源极电连接，第九薄膜晶体管的源极与高电平电连接，其漏极与第N级第二节点电连接，第十薄膜晶体管的源极与第N级第二节点电连接，其漏极接入第一低电平，其栅极与第一节点电连接，第十一薄膜晶体管的漏极接入第一低电平，其栅极与第一节点电连接。4.如权利要求3所述的GOA驱动电路，其特征在于，所述强制下拉单元包括第十三薄膜晶体管，所述第十三薄膜晶体管的栅极接入重置信号，其源极与高电平电连接，其漏极与第N级第二节点电连接，所述重置信号在时钟信号消失时由低电平转为高电平。5.如权利要求3所述的GOA驱动电路，其特征在于，所述时钟信号包括第一时钟信号和第二时钟信号，所述第一时钟信号和第二时钟信号频率相同，在一个周期除消隐时间以外的时间相位相反；所述强制下拉单元包括第十...

【专利技术属性】
技术研发人员：石龙强，陈书志，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东,44