一种基于调节有源负载的低失调运算放大器制造技术

一种基于调节有源负载的低失调运算放大器，包括运算放大器模块、比较器模块、逻辑控制单元和四位逐次逼近寄存器；比较器模块同相输入端接运算放大器模块的检测电压Vdec，反相输入端接VDD/2；逻辑控制单元的输入端接比较器模块的输出端；四位逐次逼近比较寄存器连接逻辑控制单元的输出端，四位逐次逼近比较寄存器的输出端口为a0、a1、a2和a3四个端口，用来调整串联在有源负载一边的晶体管的数目。本发明专利技术运放的设计增加了检测级，避免在校正失调时，输出端电平不确定的跳变，影响用户使用。

A low offset operational amplifier based on regulating active load

A low offset operational amplifier based on active load regulation, including operational amplifier module, comparator module, logic control unit and a four bit successive approximation register; comparator inverting input voltage Vdec detection module is connected to the operational amplifier module, the inverting input terminal VDD/2; logic control unit input end is connected with an output end of the comparator module; four a successive approximation register is connected with the output end of the logic control unit, four bit successive approximation register for comparison of output port A0, A1, A2 and A3 four ports, used to adjust the number of series load side of the transistor in active. The design of the operational amplifier increases the detection level and avoids the jump of the output level uncertainty when correcting the offset, which affects the user's use.

【技术实现步骤摘要】
一种基于调节有源负载的低失调运算放大器
本专利技术属于CMOS工艺集成电路领域，具体涉及一种基于调节有源负载的低失调运算放大器。
技术介绍
因为集成电路制造工艺中每一道工序的不确定性，所制备的运算放大器不可避免的存在着失调电压的问题。采用双极性晶体管工艺设计的运算放大器，其失调电压都能够达到较为理想的效果，但双极性晶体管器件的功耗大、成本高，因此很少采用。当今主流的生产工艺为CMOS工艺，具有低成本、低功耗、高集成度的特点。但基于CMOS工艺所设计的运算放大器，其运放失调的经典值为10mV左右，在很多应用场合中都无法被容忍。运算放大器的失调电压有两个分量：一个是系统失调，这是由于电路中器件尺寸设置不合理或偏置条件导致的失调；另一个是随机失调电压，这是制造工艺不可避免的随机误差导致的失调。为了得到更好的匹配性来降低放大器的随机失调，低失调的运算放大器通常使用大尺寸的输入管和大尺寸的有源负载，但带来了额外的电容并且需要消耗非常大的面积。本专利技术提出了一种新颖的CMOS运算放大器失调校正技术，以调整有源负载的沟道长度的方式来提高其对称性，有效的解决了运算放大器的失调问题。
技术实现思路
本专利技术的目的在于提供一种基于调节有源负载的低失调运算放大器，解决运算放大器失调的问题。为实现上述目的，本专利技术采用以下技术方案：一种基于调节有源负载的低失调运算放大器，包括运算放大器模块、比较器模块、逻辑控制单元和四位逐次逼近寄存器；比较器模块同相输入端接运算放大器模块的检测电压Vdec，反相输入端接VDD/2；逻辑控制单元的输入端接比较器模块的输出端；四位逐次逼近比较寄存器连接逻辑控制单元的输出端，四位逐次逼近比较寄存器的输出端口为a0、a1、a2和a3四个端口，用来调整串联在有源负载一边的晶体管的数目。进一步的，运算放大器模块分为三个部分：增益级、检测级和输出级；增益级包括PMOS晶体管MP101、PMOS晶体管MP102、NMOS晶体管MN101、NMOS晶体管MN102、NMOS晶体管MN105、NMOS晶体管MN106、NMOS晶体管MN107、NMOS晶体管MN108、电流源Ib101、开关k101、开关k102、开关k104、开关a101、开关a102、开关a103、开关a104；同相输入端经k104接PMOS晶体管MP102的栅极，反相输入端经k101接PMOS晶体管MP101的栅极，开关k102一端接同相输入端，另一端接PMOS晶体管MP101的栅极；PMOS晶体管MP101与PMOS晶体管MP102为运放的输入管，其源极相连，接偏置电流源Ib101的一端，电流源Ib101的另一端接电源VDD；NMOS晶体管MN101与NMOS晶体管MN102构成电流镜负载；NMOS晶体管MN101为电流镜的源头，其漏极与PMOS晶体管MP101的漏极相连，且源极接地；NMOS晶体管MN102的漏极与PMOS晶体管MP102的漏极相连，同时NMOS晶体管MN102的漏极也为增益级的输出端；NMOS晶体管MN102的栅极接NMOS晶体管MN101的漏极；NMOS晶体管MN105、NMOS晶体管MN106、NMOS晶体管MN107、NMOS晶体管MN108的栅极相连，接NMOS晶体管MN101的栅极，并且以源漏相接的方式串联；NMOS晶体管MN105的漏极接NMOS晶体管MN102的源级，NMOS晶体管MN108的源极接地；开关a101并联在NMOS晶体管MN105的源漏两端，开关a102并联在NMOS晶体管MN106的源漏两端，开关a103并联在NMOS晶体管MN106的源漏两端，开关a104并联在NMOS晶体管MN107的源漏两端；检测级包括NMOS晶体管MN103和电流源Ib102；增益级的输出端接NMOS晶体管MN103的栅极，即NMOS晶体管MN102的漏极与NMOS晶体管MN103栅极相连；NMOS晶体管MN103由电流源Ib102提供偏置，其漏极接电流源Ib102的一端，且源极接地；电流源Ib102的另一端接电源VDD；NMOS晶体管MN103的漏极输出电压信号Vdec；输出级包括NMOS晶体管MN104、电流源Ib103、开关k103、开关k105和电容C101；NMOS晶体管MN104的栅极经开关k105接增益级放大器的输出端，即NMOS晶体管MN102的漏极接开关k105的一端，开关k105的另一端与NMOS晶体管MN104的栅极相连；NMOS晶体管MN104漏极为输出端VOUT，其源极接地；电流源Ib103用来偏置NMOS晶体管MN104，一端接NMOS晶体管MN104的漏极，另一端接电源VDD；电容C101为弥勒补偿电容，一端接NMOS晶体管MN104的漏极，另一端接NMOS晶体管MN104的栅极；开关k103一端接NMOS晶体管MN104的栅极，另一端接地。进一步的，增益级还能够为包括PMOS晶体管MP201、PMOS晶体管MP202、PMOS晶体管MP203、PMOS晶体管MP204、PMOS晶体管MP205、PMOS晶体管MP206、NMOS晶体管MN201、NMOS晶体管MN202、NMOS晶体管MN203、NMOS晶体管MN204、NMOS晶体管MN207、NMOS晶体管MN208、NMOS晶体管MN209、NMOS晶体管MN210、电流源Ib201、开关k201、开关k202、开关k204、开关a201、开关a202、开关a203和开关a204；同相输入端经k204接PMOS晶体管MP202的栅极，反相输入端经k201接PMOS晶体管MP201的栅极；开关k202一端接同相输入端，另一端接PMOS晶体管MP201的栅极；PMOS晶体管MP201与PMOS晶体管MP202为运放的输入管，其源极相连，接偏置电流源Ib201的一端，偏置电流源Ib201的另一端接电源VDD；PMOS晶体管MP201的漏极接NMOS晶体管MN201的漏极，PMOS晶体管MP202的漏极接NMOS晶体管MN202的漏极；NMOS晶体管MN201的漏极接NMOS晶体管MN203的源极，并且其源极接地；NMOS晶体管MN202的漏极接NMOS晶体管MN204的源极；NMOS晶体管MN201与NMOS晶体管MN202的栅极相连，由外部电压Vb1提供偏置；NMOS晶体管MN203与NMOS晶体管MN204的栅极相连，由外部电压Vb2提供偏置；PMOS晶体管MP203、PMOS晶体管MP204、PMOS晶体管MP205、PMOS晶体管MP206构成共源共栅电流镜负载；PMOS晶体管MP205的漏极与NMOS晶体管MN203的漏极相连，PMOS晶体管MP206的漏极与NMOS晶体管MN204的漏极相连，并且PMOS晶体管MP206的漏极为增益级放大器的输出端；PMOS晶体管MP205的源极与PMOS晶体管MP203的漏极相连，PMOS晶体管MP206的源极与PMOS晶体管MP204的漏极相连，PMOS晶体管MP203与PMOS晶体管MP204的源极相连，接电源VDD，其栅极相连，接PMOS晶体管MP203的漏极；PMOS晶体管MP205与PMOS晶体管MP206的栅极相连，接PMOS晶体管MP205的漏极；NMOS晶体管MN20本文档来自技高网...

【技术保护点】
一种基于调节有源负载的低失调运算放大器，其特征在于，包括运算放大器模块、比较器模块、逻辑控制单元和四位逐次逼近寄存器；比较器模块同相输入端接运算放大器模块的检测电压Vdec，反相输入端接VDD/2；逻辑控制单元的输入端接比较器模块的输出端；四位逐次逼近比较寄存器连接逻辑控制单元的输出端，四位逐次逼近比较寄存器的输出端口为a0、a1、a2和a3四个端口，用来调整串联在有源负载一边的晶体管的数目。

【技术特征摘要】
1.一种基于调节有源负载的低失调运算放大器，其特征在于，包括运算放大器模块、比较器模块、逻辑控制单元和四位逐次逼近寄存器；比较器模块同相输入端接运算放大器模块的检测电压Vdec，反相输入端接VDD/2；逻辑控制单元的输入端接比较器模块的输出端；四位逐次逼近比较寄存器连接逻辑控制单元的输出端，四位逐次逼近比较寄存器的输出端口为a0、a1、a2和a3四个端口，用来调整串联在有源负载一边的晶体管的数目。2.根据权利要求1所述的一种基于调节有源负载的低失调运算放大器，其特征在于，运算放大器模块分为三个部分：增益级、检测级和输出级；增益级包括PMOS晶体管MP101、PMOS晶体管MP102、NMOS晶体管MN101、NMOS晶体管MN102、NMOS晶体管MN105、NMOS晶体管MN106、NMOS晶体管MN107、NMOS晶体管MN108、电流源Ib101、开关k101、开关k102、开关k104、开关a101、开关a102、开关a103、开关a104；同相输入端经k104接PMOS晶体管MP102的栅极，反相输入端经k101接PMOS晶体管MP101的栅极，开关k102一端接同相输入端，另一端接PMOS晶体管MP101的栅极；PMOS晶体管MP101与PMOS晶体管MP102为运放的输入管，其源极相连，接偏置电流源Ib101的一端，电流源Ib101的另一端接电源VDD；NMOS晶体管MN101与NMOS晶体管MN102构成电流镜负载；NMOS晶体管MN101为电流镜的源头，其漏极与PMOS晶体管MP101的漏极相连，且源极接地；NMOS晶体管MN102的漏极与PMOS晶体管MP102的漏极相连，同时NMOS晶体管MN102的漏极也为增益级的输出端；NMOS晶体管MN102的栅极接NMOS晶体管MN101的漏极；NMOS晶体管MN105、NMOS晶体管MN106、NMOS晶体管MN107、NMOS晶体管MN108的栅极相连，接NMOS晶体管MN101的栅极，并且以源漏相接的方式串联；NMOS晶体管MN105的漏极接NMOS晶体管MN102的源级，NMOS晶体管MN108的源极接地；开关a101并联在NMOS晶体管MN105的源漏两端，开关a102并联在NMOS晶体管MN106的源漏两端，开关a103并联在NMOS晶体管MN106的源漏两端，开关a104并联在NMOS晶体管MN107的源漏两端；检测级包括NMOS晶体管MN103和电流源Ib102；增益级的输出端接NMOS晶体管MN103的栅极，即NMOS晶体管MN102的漏极与NMOS晶体管MN103栅极相连；NMOS晶体管MN103由电流源Ib102提供偏置，其漏极接电流源Ib102的一端，且源极接地；电流源Ib102的另一端接电源VDD；NMOS晶体管MN103的漏极输出电压信号Vdec；输出级包括NMOS晶体管MN104、电流源Ib103、开关k103、开关k105和电容C101；NMOS晶体管MN104的栅极经开关k105接增益级放大器的输出端，即NMOS晶体管MN102的漏极接开关k105的一端，开关k105的另一端与NMOS晶体管MN104的栅极相连；NMOS晶体管MN104漏极为输出端VOUT，其源极接地；电流源Ib103用来偏置NMOS晶体管MN104，一端接NMOS晶体管MN104的漏极，另一端接电源VDD；电容C101为弥勒补偿电容，一端接NMOS晶体管MN104的漏极，另一端接NMOS晶体管MN104的栅极；开关k103一端接NMOS晶体管MN104的栅...

【专利技术属性】
技术研发人员：王红义，朱奥麟，徐延超，周罡，曹灿，
申请(专利权)人：西安华泰半导体科技有限公司，
类型：发明
国别省市：陕西,61