一种提升大信号响应速度的运算放大器制造技术

本发明专利技术公开了一种提升大信号响应速度的运算放大器。上述方案包括运算放大器主体结构：输入级、放大级以及输出级；大信号响应速度提升主体结构：检测级以及提升级。当运算放大器的两个输入端有较大的电压差时，大信号响应速度提升电路会检测的该电压差，并通过给运算放大器中关键节点产生额外的电流来提升运算放大器的大信号响应速度，从而极大的提升运算放大器的处理信号速度。该方案具有结构简单、不影响运算放大器稳定时工作状态以及消耗资源小的特点。源小的特点。源小的特点。

【技术实现步骤摘要】
一种提升大信号响应速度的运算放大器


[0001]本专利技术属于CMOS工艺集成电路领域，具体涉及一种提升运算放大器大信号响应速度的方案。

技术介绍

[0002]运算放大器作为一个线性放大元器件，其需要工作在闭环状态形成负反馈电路而实现放大功能。运算放大器在工作的过程中，其输入端的信号通常都会从一个电压状态快速的转换为另一个电压状态，这个变动会导致运算放大器消耗一定的时间使得其输出电压从一个稳定状态转换为另一种稳定状态，其所消耗的时间定义为运算放大器的响应速度。响应速度越快，代表运算放大器处理信号的速度越快。
[0003]理想的运算放大器具有无限的响应速度，即输出电压信号不需要消耗任何时间来响应输入电压的变化。但实际运算放大器由于其带宽的有限性限制了其响应速度。而运算放大器的带宽由运算放大器的自身消耗的功耗以及电路本身的补偿电容和寄生电容决定，即运算放大器的自身功耗越大以及电路本身的补偿电容和寄生电容越小，运算放大器的带宽越大，其响应速度越快。但是运算放大器的本身功耗的增加会提升电路系统的功耗，运算放大器中寄生电容由工艺器件本身决定，运算放大器的补偿电容决定运算放大器的稳定性。
[0004]因此，对于一个给定设计参数的运算放大器，如何以一种结构简单的方案提升运算放大器的大信号响应速度的问题一直都是个难点。

技术实现思路

[0005]本专利技术的目的在于提供一种提升大信号响应速度的运算放大器，当运算放大器的两个输入端有较大的电压差时，响应速度提升电路会检测到该电压差，并通过给运算放大器中关键节点加入额外的电流来提升运算放大器的响应速度，从而极大的提升了运算放大器的大信号响应速度。
[0006]为了实现上述目的，本专利技术采用如下的技术方案：
[0007]参见图1，一种提升大信号响应速度的运算放大器，包括输入级、放大级、输出级、检测级以及提升级。其中输入级、放大级以及输出级组成运算放大器的主体结构，检测级以及提升级构成大信号响应速度提升电路。运算放大器的正向输入端IN+和负向输入端IN
‑
分别都与输入级和检测级相连，运算放大器通过输出级提供输出端OUT。其基本工作原理为：
[0008]检测级检测运算放大器的正向输入端IN+和负向输入端IN
‑
的电压差，当电压差达到一定的值后，检测级控制提升级对运算放大器中影响大信号响应速度的电路中的关键节点进行电流的注入或拉出，从而提升运算放大器的大信号响应速度.
[0009]如图2所示，一种提升运算放大器大信号响应速度的电路，包括：输入级、放大级、输出级、PMOS晶体管MP101、PMOS晶体管MP102、PMOS晶体管MP103、PMOS晶体管MP104、PMOS晶体管MP105、PMOS晶体管MP106、NMOS晶体管MN101、NMOS晶体管MN102、NMOS晶体管MN103、
NMOS晶体管MN104、NMOS晶体管MN105、NMOS晶体管MN106、NMOS晶体管MN107、NMOS晶体管MN108、NMOS晶体管MN109、NMOS晶体管MN110、电流源Ib101、电流源Ib102、电流源Ib103、电流源Ib104、电流源Ib105、电流源Ib106、电流源Ib107、电流源Ib108、电流源Ib109、电流源Ib110、反相器INV0、反相器INV1、反相器INV2以及反相器INV3。
[0010]输入级、放大级以及输出级组成传统的运算放大器电路，正向输入端IN+和负向输入端IN
‑
接入输入级，输出级连接运算放大器的输出端OUT。
[0011]其中PMOS晶体管MP101、PMOS晶体管MP102、PMOS晶体管MP103、PMOS晶体管MP104、NMOS晶体管MN101、NMOS晶体管MN102、NMOS晶体管MN103、NMOS晶体管MN104、NMOS晶体管MN105、NMOS晶体管MN106、NMOS晶体管MN107、NMOS晶体管MN108、电流源Ib101、电流源Ib102、电流源Ib103、电流源Ib104、电流源Ib105、电流源Ib106、电流源Ib107、电流源Ib108、反相器INV0、反相器INV1、反相器INV2以及反相器INV3组成检测级。
[0012]进一步，PMOS晶体管MP105、PMOS晶体管MP106、NMOS晶体管MN109、NMOS晶体管MN110、电流源Ib109以及电流源Ib110组成了提升级。
[0013]PMOS晶体管MP101的栅极连接运算放大器的正向输入端IN+，PMOS晶体管MP102的栅极连接运算放大器的负向输入端IN
‑
，PMOS晶体管MP101的源极、PMOS晶体管MP102的源极以及电流源Ib101的一端电连接于一点，电流源Ib101的另外一端与电源电压VDD相接，PMOS晶体管MP101的漏极、NMOS晶体管MN101的漏极、NMOS晶体管MN101的栅极以及NMOS晶体管MN102的栅极接于一点，PMOS晶体管MP102的漏极、NMOS晶体管MN102的漏极、NMOS晶体管MN106的漏极、NMOS晶体管MN106的栅极以及NMOS晶体管MN105的源极接于一点，NMOS晶体管MN101的源极与电流源Ib103的一端相连，NMOS晶体管MN102的源极与电流源Ib104的一端相连，电流源Ib103的另外一端、电流源Ib104以及NMOS晶体管MN104的源极的另外一端与GND相连，NMOS晶体管MN104的栅极、NMOS晶体管MN104的漏极以及NMOS晶体管MN103的源极连接于一点，NMOS晶体管MN103的栅极、NMOS晶体管MN103的漏极、NMOS晶体管MN105的栅极以及电流源Ib102的一端连接于一点，NMOS晶体管MN105的漏极、PMOS晶体管MP103的栅极、PMOS晶体管MP103的漏极、PMOS晶体管MP104的栅极以及电流源Ib107的一端连接于一点，电流源Ib102的另外一端、电流源Ib107的另外一端、PMOS晶体管MP103的源极以及PMOS晶体管MP104的源极与电源电压VDD相连，NMOS晶体管MN106的源极、NMOS晶体管MN107的栅极、NMOS晶体管MN107的漏极、NMOS晶体管MN108的栅极以及电流源Ib105的一端连接于一点，电流源Ib105的另外一端、NMOS晶体管MN107的源极以及NMOS晶体管MN108的源极与GND连接，PMOS晶体管MP104的漏极、电流源Ib106的一端以及反相器INV0的输入端连接于一点，电流源Ib106的另外一端与GND相连，NMOS晶体管MN108的漏极、电流源Ib108的一端以及反相器INV2的输入端连接于一点，电流源Ib108的另外一端与电源电压VDD相连，反相器INV0的输出端、反相器INV1的输入端以及PMOS晶体管MP105的栅极连接于一点，反相器INV2的输出端、反相器INV3的输入端以及NMOS晶体管MN110的栅极连接于一点，反相器INV1的输出端和NMOS晶体管M本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提升大信号响应速度的运算放大器，包括输入级、放大级、输出级，其特征在于，还包括检测级以及提升级；所述输入级、放大级以及输出级组成运算放大器的主体结构，所述检测级以及提升级构成大信号响应速度提升电路；运算放大器的正向输入端IN+和负向输入端IN
‑
分别都与输入级和检测级相连，运算放大器通过输出级提供输出端OUT；所述检测级以及提升级具体包括：PMOS晶体管MP101、PMOS晶体管MP102、PMOS晶体管MP103、PMOS晶体管MP104、PMOS晶体管MP105、PMOS晶体管MP106、NMOS晶体管MN101、NMOS晶体管MN102、NMOS晶体管MN103、NMOS晶体管MN104、NMOS晶体管MN105、NMOS晶体管MN106、NMOS晶体管MN107、NMOS晶体管MN108、NMOS晶体管MN109、NMOS晶体管MN110、电流源Ib101、电流源Ib102、电流源Ib103、电流源Ib104、电流源Ib105、电流源Ib106、电流源Ib107、电流源Ib108、电流源Ib109、电流源Ib110、反相器INV0、反相器INV1、反相器INV2以及反相器INV3；所述PMOS晶体管MP101、PMOS晶体管MP102、PMOS晶体管MP103、PMOS晶体管MP104、NMOS晶体管MN101、NMOS晶体管MN102、NMOS晶体管MN103、NMOS晶体管MN104、NMOS晶体管MN105、NMOS晶体管MN106、NMOS晶体管MN107、NMOS晶体管MN108、电流源Ib101、电流源Ib102、电流源Ib103、电流源Ib104、电流源Ib105、电流源Ib106、电流源Ib107、电流源Ib108、反相器INV0、反相器INV1、反相器INV2以及反相器INV3组成检测级；所述PMOS晶体管MP105、PMOS晶体管MP106、NMOS晶体管MN109、NMOS晶体管MN110、电流源Ib109以及电流源Ib110组成了提升级；所述PMOS晶体管MP101的栅极连接运算放大器的正向输入端IN+，PMOS晶体管MP102的栅极连接运算放大器的负向输入端IN
‑
，PMOS晶体管MP101的源极、PMOS晶体管MP102的源极以及电流源Ib101的一端电连接于一点，电流源Ib101的另外一端与电源电压VDD相接，PMOS晶体管MP101的漏极、NMOS晶体管MN101的漏极、NMOS晶体管MN101的栅极以及NMOS晶体管MN102的栅极接于一点，PMOS晶体管MP102的漏极、NMOS晶体管MN102的漏极、NMO...

【专利技术属性】
技术研发人员：王飞，
申请(专利权)人：西安华泰半导体科技有限公司，
类型：发明
国别省市：