适用于DCM和CCM的双模式同步整流控制电路制造技术

适用于DCM和CCM的双模式同步整流控制电路，属于电源管理技术领域。本发明专利技术结构简单，能够有效地减小整流导通损耗，实现同步整流的高效率。其中，第二负电平检测器实现了极小的死区时间控制；关断时间屏蔽模块防止同步整流管M2的误开启，开启时间屏蔽模块防止同步整流管M2的误关断；第一采样端采用高压器件LDMOS和DEMOS的漏极来承受高压，避免了用齐纳管对同步整流管M2的漏端VD进行箝位，防止同步整流管M2的漏端VD对地泄放电流；以上措施共同实现了同步整流的高效率；另外引入了同步控制模块，实现了电流连续模式CCM下的同步整流。

Dual mode synchronous rectification control circuit for DCM and CCM

Dual mode synchronous rectification control circuit suitable for DCM and CCM, which belongs to the field of power management technology. The invention has simple structure, can effectively reduce the commutation conduction loss, and realize the high efficiency of synchronous rectification. Among them, second negative level detector can realize the minimum dead time control; wrong turn off time shielding module to prevent synchronous rectifier M2 error, on-off time shielding module to prevent synchronous rectifier M2; the first sampling end adopts LDMOS high voltage device and the drain of the DEMOS to withstand high pressure, avoid using Zener leakage the end of VD synchronous rectifier M2 clamping, prevent leakage end VD synchronous rectifier M2 the discharge current; the above measures to realize the high efficiency synchronous rectification; also introduces the synchronous control module, realize the synchronous rectifier current continuous mode under CCM.

【技术实现步骤摘要】
适用于DCM和CCM的双模式同步整流控制电路
本专利技术属于电源管理
，具体的说涉及一种适用于DCM和CCM的双模式同步整流控制电路。
技术介绍
随着现代高速超大规模集成电路尺寸不断减小，功耗不断降低，要求的供电电压也越来越低，输出电流则越来越大。在低压、大电流的输出环境下，传统的整流二极管导通压降较高，即使采用低压降的肖特基二极管，也会产生0.4V以上的压降，导致整流损耗增加，电源效率降低。同步整流技术通过采用更低导通电阻的MOSFET，可以大大降低整流部分的功耗，提高变换器的性能，实现电源的高效率。同步整流技术按驱动方式可以分为电压型驱动和电流型驱动，按驱动信号的来源又可以分为自驱动和外驱动。其中，电压型自驱动方式结构简单、经济高效，是目前广受关注的同步整流驱动技术，电压型自驱动同步整流适用于反激变换器Flyback的应用拓扑如图1所示。该应用拓扑的工作原理为：当原边开关管M1开启时，同步整流控制电路检测到同步整流管M2的漏极和源极电压差VDS>0，将同步整流管M2关闭，副边绕组NS储存能量，系统依靠输出电容COUT给负载供电；当原边开关管M1关闭时，副边绕组NS电压反向，同步整流控制电路检测到同步整流管M2的漏极和源极电压差VDS<0，将同步整流管M2开启，副边绕组NS储存的能量提供给负载，同时补充输出电容COUT损失的能量。两个过零点的检测是电压型自驱动同步整流技术的关键，而实际中并不是严格的检测过零点，而是检测两个接近零电压的负的阈值，采用两个负阈值来判断同步整流管M2的开启或关闭而非采用一个过零比较器的原因在于，可以减小VDS电压的抖动对准确判断电路状态的影响。而选择一个接近于零的负阈值检测点可以减小体二极管D2导通时间，提高整流效率。另外，在同步整流管M2关断时同步整流管M2的漏极(VD端)会由于LC振荡而造成VD电压产生振铃现象，VD振铃电压可能会造成1)使同步整流管误开启，降低整流效率；2)整流芯片的内部器件被高压击穿。对于前者，通常用一段TON/TOFF信号来屏蔽误关断/误开启，而对于后者，传统的做法是用齐纳管对VD采样端进行箝位，齐纳管击穿时将VD电压箝位在一个安全电平，但是这种方案会使电源通过击穿的齐纳管向地泄放电流，造成整流效率的降低。
技术实现思路
针对上述不足之处，本专利技术提供一种适用于DCM和CCM的双模式同步整流控制电路，结构简单，能够有效地减小整流导通损耗，实现同步整流的高效率。本专利技术的技术方案为：适用于DCM和CCM的双模式同步整流控制电路，包括开启时间屏蔽模块、关断时间屏蔽模块、第一SR锁存器、第二SR锁存器、第一与门、第二与门、驱动模块、第一齐纳管Dz1和第二齐纳管Dz2，所述同步整流控制电路还包括第一负电平检测器、第二负电平检测器、振铃检测器和同步控制模块，所述第二负电平检测器包括采样管，所述采样管包括第十三NMOS管MN13和第十四NMOS管MN14，所述第十三NMOS管的漏极作为所述同步整流控制电路的第一采样端，其源极输出第一采样电压至所述第一负电平检测器的第一输入端；所述第十四NMOS管的漏极作为所述同步整流控制电路的第二采样端，其源极输出第二采样电压至所述第一负电平检测器的第二输入端；所述振铃检测器的输入端连接所述同步整流控制电路的第一采样端；所述第一SR锁存器的S端连接所述振铃检测器的输出端，其R端连接所述驱动模块的输入端，其Q端连接所述关闭时间屏蔽模块的输入端和所述第一与门的第一输入端；所述第一与门的第二输入端连接所述关断时间屏蔽模块的输出端，其第三输入端连接所述第一负电平检测器的输出端和所述开启时间屏蔽模块的输入端；所述第二与门的第一输入端连接所述第二负电平检测器的输出端，其第二输入端连接所述开启时间屏蔽模块的输出端；所述第二SR锁存器的S端连接所述第一与门的输出端，其R端连接所述第二与门的输出端和所述同步控制模块的输出端，其Q端连接所述驱动模块的输入端；所述第一齐纳管Dz1的阳极连接第二齐纳管Dz2的阴极和所述同步控制模块的输入端，其阴极接电源电压，第二齐纳管Dz2的阳极接地；所述驱动模块的输出端作为所述同步整流控制电路的输出端。具体的，所述同步整流控制电路还包括内部基准及电流偏置模块，用于产生基准电压VREF和偏置电流。具体的，所述第二负电平检测电路还包括第一电阻R1，第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1、第二电容C2、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十五NMOS管MN15、第十六NMOS管MN16、第十七NMOS管MN17、第十八NMOS管MN18、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、第十八PMOS管MP18、第十九PMOS管MP19和第二十PMOS管MP20，第十三NMOS管MN13和第十四NMOS管MN14的栅极互连，第十三NMOS管MN13的源极连接第七NMOS管MN7、第四NMOS管MN4、第十一NMOS管MN11的源极和第十七PMOS管MP17、第十二NMOS管MN12的漏极，第十四NMOS管MN14的源极连接第三NMOS管MN3、第八NMOS管MN8和第十NMOS管MN10的源极、第十八PMOS管MP18的漏极以及第四电阻R4的一端，第四电阻R4的另一端连接第十一NMOS管MN11的漏极；第七NMOS管MN7和第八NMOS管MN8的栅极互连并连接第五NMOS管MN5和第十二PMOS管MP12的漏极，第七NMOS管MN7的漏极连接第五NMOS管MN5的源极和第十六PMOS管MP16的漏极，第八NMOS管MN8的漏极连接第六NMOS管MN6的源极和第十五PMOS管MP15的漏极；第五NMOS管MN5和第六NMOS管MN6的栅极互连并连接第三NMOS管MN3的栅极和漏极以及第十PMOS管MP10的漏极，第十三PMOS管MP13的漏极连接第六NMOS管MN6的漏极和第九NMOS管MN9的栅极，其源极接第七PMOS管MP7的漏极，其栅极连接第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12和第十四PMOS管MP14的栅极以及第九PMOS管MP9和第二NMOS管MN2的漏极；第六PMOS管MP6的漏极接第十二PMOS管MP12的源极，其栅极接第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第七PMOS管MP7和第八PMOS管MP8的栅极以及第一PMOS管MP1的漏极和第九PMOS管MP9的源极本文档来自技高网...

【技术保护点】
适用于DCM和CCM的双模式同步整流控制电路，包括开启时间屏蔽模块、关断时间屏蔽模块、第一SR锁存器、第二SR锁存器、第一与门、第二与门、驱动模块、第一齐纳管(Dz1)和第二齐纳管(Dz2)，其特征在于，所述同步整流控制电路还包括第一负电平检测器、第二负电平检测器、振铃检测器和同步控制模块，所述第二负电平检测器包括采样管，所述采样管包括第十三NMOS管(MN13)和第十四NMOS管(MN14)，所述第十三NMOS管(MN13)的漏极作为所述同步整流控制电路的第一采样端，其源极输出第一采样电压至所述第一负电平检测器的第一输入端；所述第十四NMOS管(MN14)的漏极作为所述同步整流控制电路的第二采样端，其源极输出第二采样电压至所述第一负电平检测器的第二输入端；所述振铃检测器的输入端连接所述同步整流控制电路的第一采样端；所述第一SR锁存器的S端连接所述振铃检测器的输出端，其R端连接所述驱动模块的输入端，其Q端连接所述关闭时间屏蔽模块的输入端和所述第一与门的第一输入端；所述第一与门的第二输入端连接所述关断时间屏蔽模块的输出端，其第三输入端连接所述第一负电平检测器的输出端和所述开启时间屏蔽模块的输入端；所述第二与门的第一输入端连接所述第二负电平检测器的输出端，其第二输入端连接所述开启时间屏蔽模块的输出端；所述第二SR锁存器的S端连接所述第一与门的输出端，其R端连接所述第二与门的输出端和所述同步控制模块的输出端，其Q端连接所述驱动模块的输入端；所述第一齐纳管(Dz1)的阳极连接第二齐纳管(Dz2)的阴极和所述同步控制模块的输入端，其阴极接电源电压，第二齐纳管(Dz2)的阳极接地；所述驱动模块的输出端作为所述同步整流控制电路的输出端。...

【技术特征摘要】
1.适用于DCM和CCM的双模式同步整流控制电路，包括开启时间屏蔽模块、关断时间屏蔽模块、第一SR锁存器、第二SR锁存器、第一与门、第二与门、驱动模块、第一齐纳管(Dz1)和第二齐纳管(Dz2)，其特征在于，所述同步整流控制电路还包括第一负电平检测器、第二负电平检测器、振铃检测器和同步控制模块，所述第二负电平检测器包括采样管，所述采样管包括第十三NMOS管(MN13)和第十四NMOS管(MN14)，所述第十三NMOS管(MN13)的漏极作为所述同步整流控制电路的第一采样端，其源极输出第一采样电压至所述第一负电平检测器的第一输入端；所述第十四NMOS管(MN14)的漏极作为所述同步整流控制电路的第二采样端，其源极输出第二采样电压至所述第一负电平检测器的第二输入端；所述振铃检测器的输入端连接所述同步整流控制电路的第一采样端；所述第一SR锁存器的S端连接所述振铃检测器的输出端，其R端连接所述驱动模块的输入端，其Q端连接所述关闭时间屏蔽模块的输入端和所述第一与门的第一输入端；所述第一与门的第二输入端连接所述关断时间屏蔽模块的输出端，其第三输入端连接所述第一负电平检测器的输出端和所述开启时间屏蔽模块的输入端；所述第二与门的第一输入端连接所述第二负电平检测器的输出端，其第二输入端连接所述开启时间屏蔽模块的输出端；所述第二SR锁存器的S端连接所述第一与门的输出端，其R端连接所述第二与门的输出端和所述同步控制模块的输出端，其Q端连接所述驱动模块的输入端；所述第一齐纳管(Dz1)的阳极连接第二齐纳管(Dz2)的阴极和所述同步控制模块的输入端，其阴极接电源电压，第二齐纳管(Dz2)的阳极接地；所述驱动模块的输出端作为所述同步整流控制电路的输出端。2.根据权利要求1所述的适用于DCM和CCM的双模式同步整流控制电路，其特征在于，所述同步整流控制电路还包括内部基准及电流偏置模块，用于产生基准电压(VREF)和偏置电流。3.根据权利要求2所述的适用于DCM和CCM的双模式同步整流控制电路，其特征在于，所述第二负电平检测电路还包括第一电阻(R1)，第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第一电容(C1)、第二电容(C2)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第八NMOS管(MN8)、第九NMOS管(MN9)、第十NMOS管(MN10)、第十一NMOS管(MN11)、第十二NMOS管(MN12)、第十五NMOS管(MN15)、第十六NMOS管(MN16)、第十七NMOS管(MN17)、第十八NMOS管(MN18)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)、第八PMOS管(MP8)、第九PMOS管(MP9)、第十PMOS管(MP10)、第十一PMOS管(MP11)、第十二PMOS管(MP12)、第十三PMOS管(MP13)、第十四PMOS管(MP14)、第十五PMOS管(MP15)、第十六PMOS管(MP16)、第十七PMOS管(MP17)、第十八PMOS管(MP18)、第十九PMOS管(MP19)和第二十PMOS管(MP20)，第十三NMOS管(MN13)和第十四NMOS管(MN14)的栅极互连，第十三NMOS管(MN13)的源极连接第七NMOS管(MN7)、第四NMOS管(MN4)、第十一NMOS管(MN11)的源极和第十七PMOS管(MP17)、第十二NMOS管(MN12)的漏极，第十四NMOS管(MN14)的源极连接第三NMOS管(MN3)、第八NMOS管(MN8)和第十NMOS管(MN10)的源极、第十八PMOS管(MP18)的漏极以及第四电阻(R4)的一端，第四电阻(R4)的另一端连接第十一NMOS管(MN11)的漏极；第七NMOS管(MN7)和第八NMOS管(MN8)的栅极互连并连接第五NMOS管(MN5)和第十二PMOS管(MP12)的漏极，第七NMOS管(MN7)的漏极连接第五NMOS管(MN5)的源极和第十六PMOS管(MP16)的漏极，第八NMOS管(MN8)的漏极连接第六NMOS管(MN6)的源极和第十五PMOS管(MP15)的漏极；第五NMOS管(MN5)和第六NMOS管(MN6)的栅极互连并连接第三NMOS管(MN3)的栅极和漏极以及第十PMOS管(MP10)的漏极，第十三PMOS管(MP13)的漏极连接第六NMOS管(MN6)的漏极和第九NMOS管(MN9)的栅极，其源极接第七PMOS管(MP7)的漏极，其栅极连接第九PMOS管(MP9)、第十PMOS管(MP10)、第十一PMOS管(MP11)、第十二PMOS管(MP12)和第十四PMOS管(MP14)的栅极以及第九PMOS管(MP9)和第二NMOS管(MN2)的漏极；第六PMOS管(MP6)的漏极接第十二PMOS管(MP12)的源极，其栅极接第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第七PMOS管(MP7)和第八PMOS管(MP8)的栅极以及第一PMOS管(MP1)的漏极和第九PMOS管(MP9)的源极，第二PMOS管(MP2)的漏极接第十PMOS管(MP10)的源极，第三PMOS管(MP3)的漏极接第十一PMOS管(MP11)的源极，第四PMOS管(MP4)的漏极接第十七PMOS管(MP17)和第十八PMOS管(MP18)的源极，第五PMOS管(MP5)的漏极接第十五PMOS管(MP15)和第十六PMOS管(MP16)的源极，第八PMOS管(MP8)的漏极接第十四PMOS管(MP14)的源极；第四NMOS管(MN4)的栅漏短接并连接第十一PMOS管(MP11)的漏极，第十五NMOS管(MN15)的漏极接第九NMOS管(MN9)、第十六NMOS管(MN16)和第十四PMOS管(MP14)的漏极以及第十七NMOS管(MN17)和第十九PMOS管(MP19)的栅极，其源极通过第三电容(C3)后接第九NMOS管(MN9)的栅极；第十六NMOS管(MN16)的源极连接第十八PMOS管(MP18)和第十六PMOS管(MP16)的栅极并通过第二电容(C2)后接地；第十八NMOS管(MN18)和第二十PMOS管(MP20)的栅极互连连接第十七NMOS管(MN17)和第十九PMOS管(MP19)的漏极，其漏极也互连并作为所述第二负电平检测器的输出端；第一NMOS管(MN1)的栅漏互连并连接第二NMOS管(MN2)的栅极和第二电阻(R2)的一端，第二电阻(R2)的另一端连接第一电阻(R1)的一端、第一电容(C1)的一端、第十五PMOS管(MP15)和第十七PMOS管(MP17)的栅极，第一电阻(R1)的另一端接等效的基准电压(V1)，第一电容(C1)的另一端接地；第三电阻(R3)的一端接等效的基准电压(V1)，另一端接第十NMOS管(MN10)的漏极；所述等效的基准电压(V1)由基准电压(VREF)经过一电压跟随器产生；第十NMOS管(MN10)的栅极连接第十一NMOS管(MN11)、第十二NMOS管(MN12)的栅极，第十五NMOS管(MN15)的栅极接第十六NMOS管(MN16)的栅极；第一...

【专利技术属性】
技术研发人员：明鑫，张文林，鲁信秋，张宣，王卓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51