一种并行总线与UART总线间协议转换的方法及系统技术方案

本申请公开了一种并行总线与UART总线间协议转换的方法，所述方法包括：复杂可编程逻辑器件接收需要转换的信息，并将所述信息存储至构造模块的FIFO存储器中；其中，所述协议转换的过程在所述FIFO存储器中进行；对所述信息进行串并转换，并将串并转换后得到的所述信息发送至对应的总线；其中，所述总线包括并行总线和UART总线；该方法减少了协议转换过程中的芯片使用量，降低了系统功耗并提高系统稳定性，有利于减少一些信号线，方便layout走线；本申请还公开了一种并行总线与UART总线间协议转换的系统和复杂可编程逻辑器件，具有以上有益效果。

Method and system for protocol conversion between parallel bus and UART bus

The invention discloses a method of parallel protocol conversion between UART bus and bus, the method includes: complex programmable logic device to convert the received information, and information storage to the FIFO memory structure module; wherein, the process of the protocol conversion in the memory of FIFO; the information string and convert the information sent to the bus, and get the corresponding string and conversion; among them, the bus including parallel bus and UART bus; this method reduces the protocol conversion in the process of chip usage, reduce the power consumption of the system and improve the system stability, helps to reduce some the signal line, convenient layout route; the invention also discloses a parallel system bus and the UART bus protocol conversion and complex programmable logic device, has more beneficial effect.

【技术实现步骤摘要】
一种并行总线与UART总线间协议转换的方法及系统
本专利技术涉及存储管理领域，特别涉及一种并行总线与UART总线间协议转换的方法、系统及复杂可编程逻辑器件。
技术介绍
随着社会进入大数据时代，数据已经在各个方面起到了重要的作用，存储设备作为大数据的载体，也承担着越来越重要的任务。随着数据量的不断攀升，对存储设备的需求量也越来越大，因此对于存储系统的设计变得尤为重要。在存储系统的设计中，经常涉及到LPC(LowPinCount，又称基于Intel标准的33MHz4bit并行总线协议)总线与UART(UniversalAsynchronousReceiver/Transmitter，又称通用异步收发传输器)总线之间的协议转换。对于上述协议转换，在现有技术中，使用专用芯片(如superI/O芯片)实现该协议转换，但是，专用芯片会增加整个系统的芯片使用量，则增加了整个系统的功耗。因此，如何减少协议转换过程中的芯片使用量，降低系统功耗并提高系统稳定性，是本领域技术人员目前需要解决的技术问题。
技术实现思路
本申请的目的是提供一种并行总线与UART总线间协议转换的方法、系统及复杂可编程逻辑器件，减少本文档来自技高网...

【技术保护点】
一种并行总线与UART总线间协议转换的方法，其特征在于，所述方法包括：复杂可编程逻辑器件接收需要转换的信息，并将所述信息存储至构造模块的FIFO存储器中；其中，所述协议转换的过程在所述FIFO存储器中进行；对所述信息进行串并转换，并将串并转换后得到的所述信息发送至对应的总线；其中，所述总线包括所述并行总线和所述UART总线。

【技术特征摘要】
1.一种并行总线与UART总线间协议转换的方法，其特征在于，所述方法包括：复杂可编程逻辑器件接收需要转换的信息，并将所述信息存储至构造模块的FIFO存储器中；其中，所述协议转换的过程在所述FIFO存储器中进行；对所述信息进行串并转换，并将串并转换后得到的所述信息发送至对应的总线；其中，所述总线包括所述并行总线和所述UART总线。2.根据权利要求1所述方法，其特征在于，对所述信息进行串并转换，并将串并转换后得到的所述信息发送至对应的总线包括：判断所述信息是否为串行数据；若是，则将所述串行数据转换为所述并行总线可读的并行数据，并将所述并行数据发送到所述并行总线；若否，则将并行数据转换为所述UART总线可读的所述串行数据，并将所述串行数据发送到所述UART总线。3.根据权利要求2所述方法，其特征在于，所述复杂可编程逻辑器件接收需要转换的信息包括：所述复杂可编程逻辑器件接收上位机通过串口发出的控制命令。4.根据权利要求3所述方法，其特征在于，该方法还包括：对所述FIFO存储器中存储的所述信息进行数据同步。5.一种并行总线与UART总线间协议转换的系统，其特征在于，所述系统包括：接收模块，用于接收需要转换的信息，并将所述信息存储至FIFO存储器中；其中，所述...

【专利技术属性】
技术研发人员：钱海军，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41