用于支持SRIS的PCIe装置制造方法及图纸

提供了一种用于支持SRIS的PCIe装置。所述用于支持SRIS的PCIe装置包括：收发器；时钟信号发生器，被配置为产生第二参考时钟信号；连接器，在连接到PCIe主机的结构中；以及选择电路，被配置为确定是否通过连接器提供第一参考时钟信号，并且根据所述确定的结果将第一参考时钟信号和第二参考时钟信号中的一个发送到收发器。

PCIe device for supporting SRIS

A PCIe device for supporting SRIS is provided. The PCIe device for SRIS support includes a transceiver; a clock signal generator is configured to generate a second reference clock signal; the connector, in connection to the PCIe structure of the host; and a selection circuit is configured to determine whether to provide the first reference clock signal through the connector, and transmits a first clock signal and reference second reference clock signal to the transceiver according to the determined results.

【技术实现步骤摘要】
用于支持SRIS的PCIe装置本申请要求于2016年5月2日在韩国知识产权局提交的第10-2016-0054256号韩国专利申请的优先权的权益，该申请的公开内容通过引用全部包含于此。
本专利技术构思的各种示例实施例涉及外围组件互连高速(PCIe)装置，更具体地，涉及用于支持具有独立扩频时钟(SSC)的单独参考时钟(SeparateReferenceclockwithIndependentSSC,SRIS)的PCIe装置，其可以自动选择从几个不同时钟源输出的一个参考时钟信号作为操作时钟信号。
技术介绍
通常，在包括PCIe主机和PCIe装置的PCIe系统中使用具有100MHz的频率的参考时钟信号。提供参考时钟信号的方法可以分为公共参考时钟信号方法和单独参考时钟信号方法。公共参考时钟信号方法是PCIe装置和PCIe主机共享一个参考时钟源的方法，在PCIe主机中实施参考时钟源。在公共参考时钟信号方法中，参考时钟信号由参考时钟源产生并通过PCIe连接器提供到PCIe装置。需要在PCIe连接器中安排用于提供参考时钟信号的引脚。单独参考时钟信号方法是PCIe装置和PCIe主机分别各具有不同的参考本文档来自技高网...

【技术保护点】
一种外围组件互连高速装置，其支持具有独立扩频时钟的多个参考时钟信号，所述外围组件互连高速装置包括：连接器，在连接到外围组件互连高速主机并被配置为从外围组件互连高速主机接收第一参考时钟信号的结构中；时钟信号发生器，被配置为产生第二参考时钟信号；以及选择电路，被配置为确定是否通过连接器提供所述第一参考时钟信号并且基于所述确定的结果将所述第一参考时钟信号和所述第二参考时钟信号中的一个发送到收发器。

【技术特征摘要】
2016.05.02 KR 10-2016-00542561.一种外围组件互连高速装置，其支持具有独立扩频时钟的多个参考时钟信号，所述外围组件互连高速装置包括：连接器，在连接到外围组件互连高速主机并被配置为从外围组件互连高速主机接收第一参考时钟信号的结构中；时钟信号发生器，被配置为产生第二参考时钟信号；以及选择电路，被配置为确定是否通过连接器提供所述第一参考时钟信号并且基于所述确定的结果将所述第一参考时钟信号和所述第二参考时钟信号中的一个发送到收发器。2.根据权利要求1所述的外围组件互连高速装置，其中，当所述第一参考时钟信号被提供到收发器时，选择电路被配置为将控制信号输出至时钟信号发生器以将时钟信号发生器断电。3.根据权利要求1所述的外围组件互连高速装置，其中，所述选择电路包括：寄存器，被配置为存储指示数据，所述指示数据指示是否将所述第一参考时钟信号提供到连接器；处理器，被配置为基于指示数据产生选择信号；以及选择器，连接到连接器和时钟信号发生器，选择器被配置为基于选择信号向收发器发送所述第一参考时钟信号或所述第二参考时钟信号。4.根据权利要求1所述的外围组件互连高速装置，其中，所述选择电路还被配置为：将与所述第一参考时钟信号相关的第一计数值和与所述第二参考时钟信号相关的第二计数值进行比较；并且基于所述比较的结果将所述第一参考时钟信号或所述第二参考时钟信号发送到收发器。5.根据权利要求4所述的外围组件互连高速装置，所述外围组件互连高速装置还包括：内部时钟信号发生器，被配置为产生内部时钟信号，其中，选择电路被配置为基于内部时钟信号来设定所述第一计数值与所述第二计数值之间的比较时刻，在所述比较时刻比较所述第一计数值与所述第二计数值。6.根据权利要求5所述的外围组件互连高速装置，其中，所述选择电路被配置为：当所述第一计数值与所述第二计数值之间的差在所述比较时刻小于期望的参考值时，将所述第一参考时钟信号发送到收发器；并且当所述第一计数值与所述第二计数值之间的差在所述比较时刻等于或大于期望的参考值时，将所述第二参考时钟信号发送到收发器。7.根据权利要求1所述的外围组件互连高速装置，其中，所述选择电路包括：第一计数器，被配置为对所述第一参考时钟信号的切换进行计数以产生第一计数值；第二计数器，被配置为对所述第二参考时钟信号的切换进行计数以产生第二计数值；比较器，被配置为将所述第一计数值与所述第二计数值进行比较，并且根据所述比较结果产生选择信号；以及选择器，被配置为根据选择信号选择所述第一参考时钟信号或所述第二参考时钟信号，并且将选择的时钟信号发送到收发器。8.根据权利要求7所述的外围组件互连高速装置，所述外围组件互连高速装置还包括：内部时钟信号发生器，被配置为产生内部时钟信号，其中，所述比较器被配置为使用内部时钟信号来设定所述第一计数值与所述第二计数值之间的比较时刻，在所述比较时刻将所述第一计数值与所述第二计数值进行比较，并且产生选择信号。9.根据权利要求8所述的外围组件互连高速装置，其中，所述选择电路还包括连接到选择器和收发器的时钟门控电路；并且其中，比较器被配置为产生时钟使能信号，所述时钟使能信号使时钟门控电路禁用直到接收到选择信号为止。10.根据权利要求9所述的外围组件互连高速装置，其中，所述比较器被配置为：产生选择信号以选择所述第一参考时钟信号或所述第二参考时钟信号；产生时钟使能信号以使能时钟门控电路；并且产生控制信号以...

【专利技术属性】
技术研发人员：崔光熙，朴大植，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR