测试壳设计方法及装置制造方法及图纸

本发明专利技术的目的是提供测试壳设计方法及装置。该方法包括：获取设计参数,根据所述设计参数确定所述测试壳的输入输出端口信息以及连接方式,使用相应的连接方式完成每一WBR Cell的连接；将所有WBR Cell的移位路径首尾相连，组成测试壳扫描链；当选通器的数目不为0时，使用相应的连接方式插入每一选通器。在本发明专利技术中，可根据设计参数(IP核功能端口信息、IP核内部扫描测试信息、WBR Cell结构、测试壳并行访问宽度和并行外部测试时测试壳并行扫描链长度等)自动进行WBR设计，进而完成测试壳的设计。

Test shell design method and device

The aim of the present invention is to provide a test shell design method and device. The method includes: obtaining the design parameters according to the input and output information of the determination of design parameters of the test shell and connection connection using the connection way of corresponding completion of each WBR Cell; will shift all Cell WBR end to end path, test shell scan chain; the number of pass is not elected 0, use the corresponding connection into each selector. In the invention, according to the design parameters (IP core function parallel port information, IP nuclear internal scan test information, WBR Cell structure, shell width and external parallel access test test test shell parallel scan chain length) and automatic WBR design, design and complete the test case.

【技术实现步骤摘要】
测试壳设计方法及装置
本专利技术涉及IP核自动测试集成领域，特别是涉及测试壳设计方法及装置。
技术介绍
随着集成电路工艺的进步和人们对集成电路性能以及上市时间要求的不断提高，片上系统(SOC)技术已经成为当今集成电路的发展趋势和技术主流。IP核(CPU、DSP、MEM等都是IP核)作为一个子模块，嵌入到SOC内部，其输入输出端口并不能在SoC顶层访问，其输入输出端口不能在SOC顶层访问。IEEESTD1500标准是专为解决SOC中嵌入式IP核的测试访问、隔离、控制等测试问题而开发的一个测试标准。IEEESTD1500标准规定IP核测试壳结构由测试壳边界寄存器(WrapperBoundaryRegister，WBR)、测试壳旁路寄存器(WrapperBypassRegister，WBY)、测试壳指令寄存器(WrapperInstructionRegister，WIR)、测试壳串行端口(WrapperSerialPort，WSP)和可选的测试壳并行端口(WrapperParallelPort，WPP)组成。WBR由串行连接的测试壳边界寄存器单元(WBRCell)组成，WBRCell能实现测试激励的施加和测试响应的捕获，从而实现对IP核的控制和观察。IP核的每一个输入/输出端口都有一个WBRCell，但TAM(TestAccessMechanism，测试访问机制)端口和模拟端口可以不设置WBRCell。WBRCell只要达到IEEESTD1500规定的模式及行为即可，因而没有固定的结构。图1示出了一种最简单的WBRCell结构，包括1个存储单元和2个选通器单元，图1所示的扫描使能信号用来使能移位路径，保持使能信号用来使能存储单元的保持功能。WBRCell提供4个输入输出端口：CTI(CellTestInput，单元测试输入)端口、CTO(CellTestOutput单元测试输出)端口、CFI(CellFunctionalInput单元功能输入)端口、CFO(CellFunctionalOutput单元测试输出)端口。CTI→CTO组成移位路径，CFI→CFO组成功能路径。如何设计测试壳特别是WBR是目前研究的热门。
技术实现思路
本专利技术的目的是提供测试壳设计方法及装置。为实现上述目的，本专利技术提供了如下方案：一种测试壳设计方法，包括：获取设计参数，所述设计参数包括IP核功能端口信息、IP核内部扫描测试信息、WBRCell结构、测试壳并行访问宽度Wwpp和并行外部测试时测试壳并行扫描链长度其中，所述IP核内部扫描测试信息至少包括扫描链数目Nscan；根据所述设计参数确定所述测试壳的输入输出端口信息以及连接方式；所述输入输出端口信息至少包括WBR端口信息；所述WBR端口信息包括WBRCell的数目、排序、类型，WBR中针对WBRCell的控制信号端数目、WBR中使用的选通器的数目；所述连接方式至少包括每一WBRCell的连接方式；当选通器的数目不为0时，所述连接方式还包括每一选通器的插入位置和连接方式；使用相应的连接方式完成每一WBRCell的连接；将所有WBRCell的移位路径首尾相连，组成测试壳扫描链；当选通器的数目不为0时，使用相应的连接方式插入每一选通器。在一个可能的设计中，所述根据所述设计参数确定所述测试壳的输入输出端口信息以及连接方式包括：根据所述IP核功能端口信息确定WBRCell的数目、排序和类型；根据所述WBRCell结构和类型确定WBR中针对WBRCell的控制信号端数目；根据所述WBRCell的结构、类型和排序，确定每一WBRCell的连接方式；根据所述Wwpp和Nscan确定所述WBR中使用的选通器的数目；当所述WBR中使用的选通器的数目不为0时，至少根据所述确定每一选通器的插入位置和连接方式。在一个可能的设计中，所述根据所述Wwpp和Nscan确定所述WBR中使用的选通器的数目包括：根据公式Nmux＝N1+N2计算得到所述选通器的数目；其中，Nmux表示WBR中使用的选通器的数目，mux表示选通器；Wwpp＝0时，N1＝0，Wwpp≠0时，N1＝Wwpp+2×Nscan；Nscan＝0时，N2＝0；Nscan≠0时，N2＝1。在一个可能的设计中，所述IP核功能端口信息包括IP核功能端口的方向、数目和排序；所述根据所述IP核功能端口信息确定WBRCell的数目、排序和类型包括：根据所述IP核功能端口的数目确定WBRCell的数目；根据所述IP核功能端口的排序确定所有WBRCell的排序；根据所述IP核功能端口的方向确定各WBRCell的类型。在一个可能的设计中，当Nscan＝0，Wwpp≠0时，所述使用相应的连接方式插入每一选通器包括：在第0，WBR单元的CTI处插入Wwpp个选通器。在一个可能的设计中，所述测试壳扫描链包括测试壳输入端口链和测试壳输出端口链。在一个可能的设计中，当Nscan≠0，Wwpp＝0时，所述使用相应的连接方式插入每一选通器包括：将IP核内部的Nscan条扫描链串联成一条串行扫描链；将所述串行扫描链串联在所述测试壳输入端口链和所述测试壳输出端口链之间，并在所述测试壳输出端口链的第1个WBR单元的CTI处插入1个选通器。在一个可能的设计中，当Nscan≠0，Wwpp≠0时，所述使用相应的连接方式插入每一选通器包括：将IP核内部的Nscan条扫描链串联成一条串行扫描链；将所述串行扫描链串联在所述测试壳输入端口链和所述测试壳输出端口链之间；在所述测试壳输出端口链的第1个WBR单元的CTI处插入1个选通器；在第0，WBR单元的CTI处插入Wwpp个选通器；将IP核内部Nscan条扫描链和测试壳扫描链并行连接在测试壳并行输入端口和测试壳并行输出端口之间，以得到Nscan+1条并行扫描链；在IP核内部每条扫描链的SI和SO端口处分别插入1个选通器。一种测试壳设计装置，包括：获取单元，用于获取设计参数，所述设计参数包括IP核功能端口信息、IP核内部扫描测试信息、WBRCell结构、测试壳并行访问宽度和并行外部测试时测试壳并行扫描链长度；其中，所述IP核内部扫描测试信息至少包括扫描链数目；设计单元，用于根据所述设计参数确定所述测试壳的输入输出端口信息以及连接方式；所述输入输出端口信息至少包括WBR端口信息；所述WBR端口信息包括WBRCell的数目、排序、类型，WBR中针对WBRCell的控制信号端数目、WBR中使用的选通器的数目；所述连接方式至少包括每一WBRCell的连接方式；当选通器的数目不为0时，所述连接方式还包括每一选通器的插入位置和连接方式；连接单元，用于使用相应的连接方式完成每一WBRCell的连接，将所有WBRCell的移位路径首尾相连组成测试壳扫描链，以及，当选通器的数目不为0时，使用相应的连接方式插入每一选通器。在本实施例中，可根据IP核功能端口信息、IP核内部扫描测试信息、WBRCell结构、测试壳并行访问宽度和并行外部测试时测试壳并行扫描链长度等参数，自动进行WBR设计，进而完成测试壳的设计。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对本文档来自技高网...

【技术保护点】
一种测试壳设计方法，其特征在于，包括：获取设计参数，所述设计参数包括IP核功能端口信息、IP核内部扫描测试信息、WBR Cell结构、测试壳并行访问宽度Wwpp和并行外部测试时测试壳并行扫描链长度

【技术特征摘要】
1.一种测试壳设计方法，其特征在于，包括：获取设计参数，所述设计参数包括IP核功能端口信息、IP核内部扫描测试信息、WBRCell结构、测试壳并行访问宽度Wwpp和并行外部测试时测试壳并行扫描链长度其中，所述IP核内部扫描测试信息至少包括扫描链数目Nscan；根据所述设计参数确定所述测试壳的输入输出端口信息以及连接方式；所述输入输出端口信息至少包括WBR端口信息；所述WBR端口信息包括WBRCell的数目、排序、类型，WBR中针对WBRCell的控制信号端数目、WBR中使用的选通器的数目；所述连接方式至少包括每一WBRCell的连接方式；当选通器的数目不为0时，所述连接方式还包括每一选通器的插入位置和连接方式；使用相应的连接方式完成每一WBRCell的连接；将所有WBRCell的移位路径首尾相连，组成测试壳扫描链；当选通器的数目不为0时，使用相应的连接方式插入每一选通器。2.如权利要求1所述的方法，其特征在于，所述根据所述设计参数确定所述测试壳的输入输出端口信息以及连接方式包括：根据所述IP核功能端口信息确定WBRCell的数目、排序和类型；根据所述WBRCell结构和类型确定WBR中针对WBRCell的控制信号端数目；根据所述WBRCell的结构、类型和排序，确定每一WBRCell的连接方式；根据所述Wwpp和Nscan确定所述WBR中使用的选通器的数目；当所述WBR中使用的选通器的数目不为0时，至少根据所述确定每一选通器的插入位置和连接方式。3.如权利要求2所述的方法，其特征在于，所述根据所述Wwpp和Nscan确定所述WBR中使用的选通器的数目包括：根据公式Nmux＝N1+N2计算得到所述选通器的数目；其中，Nmux表示WBR中使用的选通器的数目，mux表示选通器；Wwpp＝0时，N1＝0，Wwpp≠0时，N1＝Wwpp+2×Nscan；Nscan＝0时，N2＝0；Nscan≠0时，N2＝1。4.如权利要求3所述的方法，其特征在于，所述IP核功能端口信息包括IP核功能端口的方向、数目和排序；所述根据所述IP核功能端口信息确定WBRCell的数目、排序和类型包括：根据所述IP核功能端口的数目确定WBRCell的数目；根据所述IP核功能端口的排序确定所有WBRCell的排序；根据所述IP核功能端口的方向确定各...

【专利技术属性】
技术研发人员：冯燕，陈岚，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11