总线驱动器/线路驱动器制造技术

本公开涉及总线驱动器/线路驱动器。提供总线驱动器，其能够承受施加到其输出端子的过电压，而不会使保护电路降低可由驱动器提供的电压摆幅。电路布置还允许使用具有良好导通状态电阻的晶体管和漏极‑源极电压的大容限。

Bus driver / line driver

The present disclosure relates to a bus driver / line driver. A bus driver is provided that can withstand the overvoltage applied to its output terminals without reducing the voltage swing that can be supplied by the driver by the protection circuit. A circuit arrangement also allows transistors on state resistance with good guide and drain source voltage tolerance.

【技术实现步骤摘要】

本专利技术涉及在其输出节点处具有改进的防过压状态的保护的总线驱动器或线路驱动器。
技术介绍
诸如RS485和RS232之类的数据通信标准已经被使用了很长时间并已经成熟。因此，仍然希望能够根据这些标准交换数据。RS485标准要求总线驱动器能够在54欧姆负载下驱动至少1.5伏的差分信号。RS422标准要求总线驱动器能够在100欧姆负载上提供2伏单端信号。总线驱动器可以并行连接到共享总线。因此，如果所连接的总线驱动程序不是相互抵触，则每个驱动器输出级都需要能够处于高阻抗状态。当多个驱动器连接到共享总线并且同时处于活动状态时，这种情况被称为“总线争用”。能够被置于高阻抗状态的驱动器通常被称为“三态驱动器”。此外，总线驱动器还必须能够抵抗给定总线驱动器未上电的风险，而且已将电压施加到与驱动器连接的总线的风险。在这种情况下，驱动器不能从高阻抗状态退出，并且不得在总线驱动器的总线和电源轨之间或总线与驱动总线驱动器的组件的信号路径之间打开不受控制的电流流动路径。此外，总线驱动器必须能够抵抗在例如工业，航空电子，航海或汽车环境中关闭感性负载等可能发生的过电压事件。附图说明现在将仅通过参考附图的非限制本文档来自技高网...

【技术保护点】
一种三态线驱动器，包括串联耦合在输出节点和电源之间的第一和第二DMOS晶体管，其中第一和第二DMOS晶体管的源极可操作地彼此连接。

【技术特征摘要】
2016.05.06 US 15/149,0791.一种三态线驱动器，包括串联耦合在输出节点和电源之间的第一和第二DMOS晶体管，其中第一和第二DMOS晶体管的源极可操作地彼此连接。2.如权利要求1所述的三态线驱动器，还包括连接在所述第一DMOS晶体管的源极和所述第一DMOS晶体管的栅极之间的限压器。3.根据权利要求1所述的三态线驱动器，还包括连接在所述第二DMOS晶体管的源极和所述第二DMOS晶体管的栅极之间的限压器。4.根据权利要求1所述的三态线驱动器，其中，所述电源提供正电源或者是正电源轨，并且所述第一DMOS晶体管和所述第二DMOS晶体管是P型DMOS晶体管。5.根据权利要求1所述的三态线驱动器，其中，所述电源提供负电源，或者是负电源轨或者是本地接地，并且所述第一DMOS晶体管和所述第二DMOS晶体管是N型DMOS晶体管。6.根据权利要求1所述的三态线驱动器，还包括串联连接在所述输出节点和接地或负电源之间的第三和第四DMOS晶体管，并且其中所述第三和第四DMOS晶体管的源极连接在一起。7.根据权利要求6所述的三态驱动器，还包括连接在所述第三DMOS晶体管的源极和所述第三DMOS晶体管的栅极之间的限压器。8.根据权利要求1所述的三状态驱动器，其中，所述第一和第二DMOS晶体管的源极通过高阻抗路径或单向电流流动装置连接到合适的电源电压。9.根据权利要求8所述的三态驱动器，其中，所述第一和第二DMOS晶体管的源极连接到所述正电源轨电压。10.根据权利要求1所述的三态驱动器，其中，所述限压器是电阻器。11.一种单端总线驱动器，包括如权利要求6所述的驱动器。12.一种三态差分总线驱动器，包括如权利要求5所述的三态线驱动器，并且还包括第五晶体管和第六晶体管，其中，所述第五晶体管是P型DMOS晶体管，其源极可操作地连接到源极，其漏极连接到第二输出节点，并且其栅极连接...

【专利技术属性】
技术研发人员：J·特沃米伊，B·斯威尼，B·B·莫阿尼，
申请(专利权)人：亚德诺半导体集团，
类型：发明
国别省市：百慕大群岛;BM