判断锁相环锁定状态的方法和装置制造方法及图纸

本发明专利技术实施例提供了一种判断锁相环锁定状态的方法和装置。该方法包括：检测出锁相环的鉴相器输出的UP脉冲和DOWN脉冲，将所述UP脉冲和所述DOWN脉冲相减得到净脉冲；判断所述净脉冲的宽度是否小于设定的锁定判决阈值，如果是，则判定所述锁相环处于锁定状态。本发明专利技术实施例采用数字检测技术，通过采样鉴相器输出的UP脉冲和DOWN脉冲，将UP脉冲和DOWN脉冲相减得到净脉冲，根据净脉冲的宽度来判断锁相环的锁定状态，并且通过提高锁相环的VCO频率，解决了数字窄脉冲精准检测难题。

Method and device for judging lock state of phase locked loop

The embodiment of the invention provides a method and device for judging the locking state of the phase-locked loop. The method includes: detecting a PLL discriminator output UP pulse and DOWN pulse, the UP pulse and the DOWN pulse is obtained by subtracting the net pulse; whether the pulse width is less than the net set locking threshold, if yes, then determines whether the loop is locked. The embodiment of the invention adopts digital detection technology, the output of the UP pulse and DOWN pulse by sampling phase detector and the DOWN pulse is obtained by subtracting the net pulse UP pulse to judge locked PLL based on the pulse width of the net, and by increasing the VCO frequency of the PLL, solve the problem of digital pulse detection precision.

【技术实现步骤摘要】
判断锁相环锁定状态的方法和装置
本专利技术涉及锁相环
，尤其涉及一种判断锁相环锁定状态的方法和装置。
技术介绍
PLL(Phase-LockedLoop，锁相环)的作用是使得电路上的时钟和某一外部时钟的相位相同，锁相环是一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪。锁相环一般用于闭环跟踪电路，是无线电发射中使频率较为稳定的一种方法。在锁相环的实际应用中，需要对锁相环进行锁定检测。目前，现有技术中的第一种锁相环的锁定检测方法为：模拟检测方法。该方法的实现原理是通过对PFD(Phasefrequencydetector,鉴频鉴相器)输出的超前和滞后脉冲做XOR(exclusive，异或)操作，直接将得出的结果输出。由于XOR的结果有是一串高低的脉冲，所以需要外部电路作滤波处理才能得到一个电平值。上述第一种锁相环的锁定检测方法的缺点为：这种检测方式设计起来比较麻烦，需要仔细的计算滤波电容，以及上拉和串接电阻，器件参数离散匹配困难。现有技术中的第二种锁相环的锁定检测方法为：数字检测方法，该方法的实现原理是利用输本文档来自技高网...

【技术保护点】
一种判断锁相环锁定状态的方法，其特征在于，包括：检测出锁相环的鉴相器输出的UP脉冲和DOWN脉冲，将所述UP脉冲和所述DOWN脉冲相减得到净脉冲；判断所述净脉冲的宽度是否小于设定的锁定判决阈值，如果是，则判定所述锁相环处于锁定状态。

【技术特征摘要】
1.一种判断锁相环锁定状态的方法，其特征在于，包括：检测出锁相环的鉴相器输出的UP脉冲和DOWN脉冲，将所述UP脉冲和所述DOWN脉冲相减得到净脉冲；判断所述净脉冲的宽度是否小于设定的锁定判决阈值，如果是，则判定所述锁相环处于锁定状态。2.根据权利要求1所述的方法，其特征在于，所述检测出锁相环的鉴相器输出的UP脉冲和DOWN脉冲，将所述UP脉冲和所述DOWN脉冲相减得到净脉冲包括：将锁相环的VCO频率提高设定倍数，用倍频后的VCO频率时钟按照设定的采样周期采样所述锁相环的鉴相器输出的UP脉冲和DOWN脉冲，通过减法器将采样得到的所述UP脉冲和所述DOWN脉冲相减得到净脉冲。3.根据权利要求2所述的方法，其特征在于，所述方法还包括：将倍频后的VCO频率通过输出分频器降频至目标频率，将所述目标频率作为所述锁相环的输出频率。4.根据权利要求1或者2或者3所述的方法，其特征在于，所述的判断所述净脉冲的宽度是否小于设定的锁定判决阈值，如果是，则判定所述锁相环处于锁定状态，包括：设置窄脉冲检测电路，该窄脉冲检测电路包括延迟器件DELAYCELL和与门器件，将所述净脉冲输入到所述窄脉冲检测电路，净脉冲先经过DELAYCELL，当净脉冲的宽度大于DELAYCELL的延迟时间时，与门与经过DELAYCELL后的信号均可以传递到与门器件的输入端，驱动与门器件输出逻辑高电平；当窄脉冲的宽度小于或者等于DELAYCELL的延迟时间时，DELAYCELL过滤掉窄脉冲，窄脉冲无法通过DELAYCELL到达与...

【专利技术属性】
技术研发人员：杨建明，夏昌盛，
申请(专利权)人：广东中星微电子有限公司，
类型：发明
国别省市：广东,44