一种阵列基板及显示装置制造方法及图纸

本实用新型专利技术实施例提供了一种阵列基板及显示装置，涉及显示技术领域，可解决由于过孔较深而导致的像素电极与漏极盘接触不良的问题，有利于实现高品质的画面显示。该阵列基板划分有多个像素单元；所述阵列基板包括设置在每个像素单元内的具有第一过孔的漏极盘和像素电极，以及设置在所述漏极盘上方的具有第二过孔的绝缘层；所述第二过孔露出所述第一过孔的至少部分区域以及位于所述第一过孔四周的所述漏极盘的部分区域；所述像素电极通过所述第二过孔与露出的所述漏极盘的部分区域相接触。

Array substrate and display device

The embodiment of the utility model provides an array substrate and a display device, relates to the technical field of display, can solve the problem of the pixel electrode due to a deep hole and the drain plate contact, conducive to the realization of high quality picture display. The array substrate is divided into a plurality of pixel units; the array substrate provided in each pixel unit has a drain plate and the first pixel electrode through hole, and is arranged on the top of the plate with second drain holes insulating layer; part of the second hole expose at least a portion of the area the first through hole and the first through holes around the drain plate; the pixel electrode through the second hole and exposed the drain part of polar disk contact.

【技术实现步骤摘要】
一种阵列基板及显示装置
本技术涉及显示
，尤其涉及一种阵列基板及显示装置。
技术介绍
薄膜晶体管显示面板的核心组成之一为阵列基板，通过薄膜晶体管驱动液晶或者有机发光二极管像素，生成显示图像。阵列基板上具有许多排列成多组的薄膜晶体管、像素电极、互相垂直交错的栅线(或称为栅线扫描线)和数据线(或称为数据信号线)、以及保存像素电压的存储电容。为获得优良的显示画面，像素区(即设置像素电极的区域)需要通过平坦化的表面，以实现液晶层或有机发光二极管层间的均匀电场。一般在源漏金属层(即与薄膜晶体管的源极、漏极同层设置的作为存储电容上电极的漏极盘)之上形成起保护作用的钝化层和平坦化的有机材料层，像素电极通过贯穿钝化层和有机平坦化层的过孔与源漏金属层相接触以形成电性连接。然而，有机平坦化层的厚度一般设计地较厚，1μm以上，其厚度范围通常为1～5μm。在钝化层和有机平坦化层上需要通过套刻工艺(overlay，即在同一位置多次形成过孔)形成贯穿二者的过孔，由于过孔较深(在1μm以上)，容易在源漏金属层表面产生光刻胶残留，导致像素电极与源漏金属层接触不良，使得该阵列基板应用到显示产品后在显示屏上产生亮点或暗点。
技术实现思路
鉴于此，为解决现有技术的问题，本技术的实施例提供一种阵列基板及显示装置，可解决由于过孔较深而导致的像素电极与漏极盘接触不良的问题，有利于实现高品质的画面显示。为达到上述目的，本技术的实施例采用如下技术方案：一方面、本技术实施例提供了一种阵列基板，划分有多个像素单元；所述阵列基板包括设置在所述像素单元内的具有第一过孔的漏极盘和像素电极，以及设置在所述漏极盘上方的具有第二过孔的绝缘层；所述第二过孔露出所述第一过孔的至少部分区域以及位于所述第一过孔四周的所述漏极盘的部分区域；所述像素电极通过所述第二过孔与露出的所述漏极盘的部分区域相接触。可选的，所述多个像素单元由栅绝缘层隔离开的交叉设置的多根栅线与多根数据线限定出；所述阵列基板还包括，设置在衬底基板上位于相邻两根栅线之间的存储电容下电极线；所述漏极盘设置在所述栅绝缘层之上，且所述漏极盘与所述存储电容下电极线有重叠；设置在所述漏极盘与所述栅绝缘层之间的有源层保留图案；所述有源层保留图案至少有部分区域与所述第二过孔重叠。优选的，所述存储电容下电极线为公共电极线。优选的，所述有源层保留图案小于所述漏极盘的图案。优选的，所述有源层保留图案具有露出所述栅绝缘层的开口；所述开口与所述第一过孔的至少部分区域重叠。优选的，每个像素单元内还设置有，薄膜晶体管；用于连接所述薄膜晶体管的漏极与所述漏极盘的漏极连接线。优选的，每个漏极盘上的所述第一过孔的数量为两个，且分别设置在所述漏极连接线的两侧。可选的，所述绝缘层包括依次远离所述衬底基板的钝化层与平坦化层。可选的，所述第二过孔露出所述第一过孔的部分区域。优选的，所述开口的长度和宽度范围为1～20μm。可选的，所述第一过孔和/或所述第二过孔的形状为矩形、圆形、椭圆形中的任一种。可选的，所述第一过孔的长度和宽度范围为1～20μm；和/或，所述第二过孔的长度和宽度范围为1～20μm。优选的，所述有源层保留图案的厚度范围为0.01～1μm。优选的，所述有源层保留图案的长度和宽度范围为1～20μm。另一方面、本技术实施例还提供了一种显示装置，包括上述所述的阵列基板。基于此，通过本技术实施例提供的上述具有台阶的过孔设计的阵列基板，使得像素电极与漏极盘相接触的区域形成了一个台阶状的突起，此区域被绝缘层覆盖的厚度小于没有突起的区域的绝缘层的厚度，在第二过孔的套刻工艺过程中，绝缘层的厚度越薄，越不容易产生光刻胶残留，使得像素电极可以与漏极盘形成良好的接触,有利于提高工艺良率。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本技术实施例提供的一种阵列基板在漏极盘与像素电极连接处的剖视结构示意图；图2为本技术实施例提供的一种阵列基板的局部俯视结构示意图；图3为图2中A-A'方向的剖面结构示意图；图4为本技术实施例1提供的一种阵列基板的存储电容剖面结构示意图；图5为本技术实施例2提供的一种阵列基板的存储电容剖面结构示意图；图6为本技术实施例3提供的一种阵列基板的存储电容剖面结构示意图；图7为本技术实施例4提供的一种阵列基板制备流程示意图一；图8为本技术实施例4提供的一种阵列基板制备流程示意图二；图9为本技术实施例4提供的一种阵列基板制备流程示意图三；图10为本技术实施例4提供的一种阵列基板制备流程示意图四；图11为本技术实施例4提供的一种阵列基板制备流程示意图五；图12为本技术实施例4提供的一种阵列基板制备流程示意图六；图13为本技术实施例4提供的一种阵列基板制备流程示意图七。附图标记：10-衬底基板；11-栅绝缘层；12-有源层保留图案；120-有源层薄膜；20-栅线；21-存储电容下电极线(公共电极线)；300-源漏金属薄膜；30-数据线；31-漏极盘；32-漏极连接线；40-绝缘层；41-钝化层；42-平坦化层；50-像素电极。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。需要指出的是，除非另有定义，本技术实施例中所使用的所有术语(包括技术和科学术语)具有与本技术所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。例如，本技术专利申请说明书以及权利要求书中所使用的术语“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，仅是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上/上方”、“下/下方”等指示的方位或位置关系的术语为基于附图所示的方位或位置关系，仅是为了便于说明本技术的技术方案的简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。并且，由于本技术实施例所涉及的阵列基板中诸如TFT等结构的实际尺寸非常微小，为了清楚起见，本技术实施例附图中的各结构尺寸均被放大，不代表实际尺寸与比例。如图1所示，本技术实施例提供了一种阵列基板，划分有多个像素单元；该阵列基板包括设置在每个像素单元内的具有第一过孔(图中标记为V1)的漏极盘31和像素电极50，以及设置在漏极盘31上方的具有第二过孔(图中标记为V2)的绝缘层40；第二过孔本文档来自技高网...

【技术保护点】
一种阵列基板，划分有多个像素单元；其特征在于，所述阵列基板包括设置在所述像素单元内的具有第一过孔的漏极盘和像素电极，以及设置在所述漏极盘上方的具有第二过孔的绝缘层；所述第二过孔露出所述第一过孔的至少部分区域以及位于所述第一过孔四周的所述漏极盘的部分区域；所述像素电极通过所述第二过孔与露出的所述漏极盘的部分区域相接触。

【技术特征摘要】
1.一种阵列基板，划分有多个像素单元；其特征在于，所述阵列基板包括设置在所述像素单元内的具有第一过孔的漏极盘和像素电极，以及设置在所述漏极盘上方的具有第二过孔的绝缘层；所述第二过孔露出所述第一过孔的至少部分区域以及位于所述第一过孔四周的所述漏极盘的部分区域；所述像素电极通过所述第二过孔与露出的所述漏极盘的部分区域相接触。2.根据权利要求1所述的阵列基板，其特征在于，所述多个像素单元由栅绝缘层隔离开的交叉设置的多根栅线与多根数据线限定出；所述阵列基板还包括，设置在衬底基板上位于相邻两根栅线之间的存储电容下电极线；所述漏极盘设置在所述栅绝缘层之上，且所述漏极盘与所述存储电容下电极线有重叠；设置在所述漏极盘与所述栅绝缘层之间的有源层保留图案；所述有源层保留图案至少有部分区域与所述第二过孔重叠。3.根据权利要求2所述的阵列基板，其特征在于，所述存储电容下电极线为公共电极线。4.根据权利要求2所述的阵列基板，其特征在于，所述有源层保留图案小于所述漏极盘的图案。5.根据权利要求2所述的阵列基板，其特征在于，所述有源层保留图案具有露出所述栅绝缘层的开口；所述开口与所述第一过孔的至少部分区域重叠。6.根据权利要求2所述的阵列基板...

【专利技术属性】
技术研发人员：龙春平，马永达，李盼，
申请(专利权)人：京东方科技集团股份有限公司，
类型：新型
国别省市：北京,11