一种发光二极管的外延片及其制备方法技术

本发明专利技术公开了一种发光二极管的外延片及其制备方法，属于半导体技术领域。外延片包括衬底以及依次层叠在衬底上的缓冲层、未掺杂氮化镓层、N型氮化镓层、缺陷阻挡层、第一应力释放层、第二应力释放层、第三应力释放层、发光层和P型氮化镓层，缺陷阻挡层为掺杂硅的铝镓氮层，第一应力释放层为掺杂硅的氮化镓层，第二应力释放层包括交替层叠设置的多个第一子层和多个第二子层，第一子层为未掺杂的铟镓氮层，第二子层为掺杂硅的氮化镓层，第三应力释放层为掺杂硅的铟镓氮层；缺陷阻挡层中硅的掺杂浓度低于第一应力释放层，第一应力释放层中硅的掺杂浓度高于各个第二子层，各个第二子层中硅的掺杂浓度低于第三应力释放层。本发明专利技术可提高发光效率。

Epitaxial slice of light-emitting diode and preparation method thereof

The invention discloses an epitaxial slice of a light-emitting diode and a preparation method thereof, belonging to the field of semiconductor technology. The epitaxial wafer comprises a substrate and buffer layer are sequentially stacked on the substrate, the undoped GaN layer, N type gallium nitride layer, a barrier layer, the first defect stress release layer, second layer, third stress releasing stress release layer, a light-emitting layer and a P type gallium nitride layer, the barrier layer is a defect of AlGaN layer doped silicon the first gallium nitride layer stress release layer is doped silicon, second alternating stress release layer comprises a plurality of first sub stacked layers and second sub layers, the first layer for InGaN layer undoped GaN layer, second layer for the doped silicon layer is third, the release of stress indium gallium nitrogen doped silicon layer; defect barrier layer doping concentration of silicon is lower than the first stress release layer, the first layer of silicon doping concentration stress release is higher than that of each of the second sub layers, each layer of silicon second doping concentration lower than third stress release Layer. The invention can improve luminous efficiency.

【技术实现步骤摘要】
一种发光二极管的外延片及其制备方法
本专利技术涉及半导体
，特别涉及一种发光二极管的外延片及其制备方法。
技术介绍
发光二极管(英文：LightEmittingDiode，简称：LED)是一种能发光的半导体电子元件。以氮化镓(GaN)为代表的半导体发光二极管，具有禁带宽度大、高电子饱和漂移速度、耐高温、大功率容量等优良特性，在新兴的光电产业中具有广大的前景。芯片是LED最重要的组成部分，外延片是芯片制备的原材料。现有的GaN基LED外延片通过在异质基底(如蓝宝石衬底)上外延生长U型GaN层、N型GaN层、发光层、P型GaN层形成。其中，发光层包括交替层叠的铟镓氮(InGaN)量子阱层和GaN量子垒层，GaN量子垒层将N型GaN层中的电子和P型GaN层中的空穴限制在InGaN量子阱层中复合发光。在实现本专利技术的过程中，专利技术人发现现有技术至少存在以下问题：GaN和衬底之间为异质材料，晶格失配度大，造成外延片生长过程中产生应力和缺陷，应力和缺陷沿外延片的层叠方向延伸到发光层，加上InGaN量子阱层和GaN量子垒层之间也存在晶格失配，会进一步加大发光层中的应力和缺陷，导致电子和空穴之间进行非辐射复合，因而减少了电子和空穴的辐射复合，最终降低了发光二极管的内量子效率。
技术实现思路
为了解决现有技术的问题，本专利技术实施例提供了一种的发光二极管外延片及其制备方法。所述技术方案如下：第一方面，本专利技术实施例提供了一种发光二极管的外延片，所述外延片包括衬底以及依次层叠在所述衬底上的缓冲层、未掺杂氮化镓层、N型氮化镓层、发光层和P型氮化镓层，所述外延片还包括缺陷阻挡层、第一应力释放层、第二应力释放层和第三应力释放层，所述缺陷阻挡层层叠在所述N型氮化镓层上，所述第一应力释放层层叠在所述缺陷阻挡层上，所述第二应力释放层层叠在所述第一应力释放层上，所述第三应力释放层层叠在所述第二应力释放层和所述发光层之间；所述缺陷阻挡层为掺杂硅的铝镓氮层，所述第一应力释放层为掺杂硅的氮化镓层，所述第二应力释放层包括多个第一子层和多个第二子层，多个所述第一子层和多个所述第二子层交替层叠设置，每个所述第一子层为未掺杂的铟镓氮层，每个所述第二子层为掺杂硅的氮化镓层，所述第三应力释放层为掺杂硅的铟镓氮层；所述缺陷阻挡层中硅的掺杂浓度低于所述第一应力释放层中硅的掺杂浓度，所述第一应力释放层中硅的的掺杂浓度高于各个所述第二子层中硅的掺杂浓度，各个所述第二子层中硅的掺杂浓度低于所述第三应力释放层中硅的掺杂浓度。可选地，所述缺陷阻挡层中硅的掺杂浓度为1017cm-3～1018cm-3，所述缺陷阻挡层的厚度为50nm～200nm。可选地，所述第一应力释放层中硅的掺杂浓度大于1019cm-3，所述第一应力释放层的厚度为100～300nm。可选地，每个所述第二子层中硅的掺杂浓度为1017cm-3～1018cm-3，所述第二子层的厚度为50nm～100nm。可选地，所述第三应力释放层中硅的掺杂浓度大于1019cm-3，所述第三应力释放层的厚度为100nm～300nm。可选地，所述第一子层的厚度为1nm～5nm。可选地，所述发光层包括多个量子阱层和多个量子垒层，多个所述量子阱层和多个所述量子垒层交替层叠设置，每个所述量子阱层为铟镓氮层，每个所述量子垒层为氮化镓层；各个所述第一子层中铟组分的含量与每个所述量子阱层中铟组分的含量之比大于0且小于0.2。可选地，所述第二子层的数量与所述第一子层的数量相同，所述第一子层的数量为2～20个。第二方面，本专利技术实施例提供了一种如第一方面提供的外延片的制备方法，所述制备方法包括：提供一衬底；在所述衬底上依次生长缓冲层、未掺杂氮化镓层、N型氮化镓层、缺陷阻挡层、第一应力释放层、第二应力释放层、第三应力释放层、发光层和P型氮化镓层；其中，所述缺陷阻挡层为掺杂硅的铝镓氮层，所述第一应力释放层为掺杂硅的氮化镓层，所述第二应力释放层包括多个第一子层和多个第二子层，多个所述第一子层和多个所述第二子层交替层叠设置，每个所述第一子层为未掺杂的铟镓氮层，每个所述第二子层为掺杂硅的氮化镓层，所述第三应力释放层为掺杂硅的铟镓氮层；所述缺陷阻挡层中硅的掺杂浓度低于所述第一应力释放层中硅的掺杂浓度，所述第一应力释放层中硅的的掺杂浓度高于各个所述第二子层中硅的掺杂浓度，各个所述第二子层中硅的掺杂浓度低于所述第三应力释放层中硅的掺杂浓度。可选地，所述发光层包括多个量子阱层和多个量子垒层，多个所述量子阱层和多个所述量子垒层交替层叠设置，每个所述量子阱层为铟镓氮层，每个所述量子垒层为氮化镓层；各个所述第一子层的生长温度比每个所述量子阱层的生长温度高50℃～100℃，各个所述第二子层的生长温度比每个所述量子垒层的生长温度高20℃～50℃。本专利技术实施例提供的技术方案带来的有益效果是：通过在N型GaN层和发光层之间的设置缺陷阻挡层、第一应力释放层、第二应力释放层、第三应力释放层，缺陷阻挡层为硅低掺杂的铝镓氮层，第一应力释放层为硅高掺杂的氮化镓层，第二应力释放层为未掺杂的铟镓氮层和硅低掺杂的氮化镓层的超晶格结构，第三应力释放层为硅高掺杂的铟镓氮层，一方面第一应力释放层、第二应力释放层、第三应力释放层的晶格常数介于N型氮化镓层和发光层之间，有利于减小N型氮化镓层和发光层之间的晶格失配，从而减小发光层生长时积累的应力，起到释放底层应力的作用，可以减少量子阱层和量子垒层交替生长时产生的应力，减少由于应力过大导致的发光层内的晶格缺陷，从而增加电子和空穴的辐射复合效率，最终提高了发光二极管的内量子效率；另一方面缺陷阻挡层、第一应力释放层、第二应力释放层、第三应力释放层中硅的掺杂浓度高低交替，使其整体结构的电阻也是高低交替(硅掺杂浓度浓度高的部分电阻低，硅掺杂浓度低的部分电阻高)，电阻高的部分可以减缓电子迁移的速度，使更多的电子能留在发光区域与空穴复合发光，减少越过发光层溢流到P型氮化镓层层的电子数量，同时电阻高的部分中间穿插的电阻低的结构又使整体电阻不会过大，从而避免出现正向电压太高的问题。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例一提供的一种发光二极管外延片的结构示意图；图2是本专利技术实施例一提供的第二应力释放层的结构示意图；图3是本专利技术实施例二提供的一种发光二极管外延片的制备方法的流程图；图4是本专利技术实施例三提供的一种发光二极管外延片的制备方法的流程图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施方式作进一步地详细描述。实施例一本专利技术实施例提供了一种发光二极管的外延片，参见图1，该外延片包括衬底10以及依次层叠在衬底10上的缓冲层20、未掺杂氮化镓层30、缺陷阻挡层41、第一应力释放层42、第二应力释放层43、第三应力释放层44、N型氮化镓层50、多量子阱层60和P型氮化镓层70。在本实施例中，如图1所示，缓冲层20层叠在衬底10上，未掺杂氮化镓层30层叠在缓冲层20上，缺陷阻挡层41层叠在未掺杂氮化镓层30上，第一应力释放本文档来自技高网...

【技术保护点】
一种发光二极管的外延片，所述外延片包括衬底以及依次层叠在所述衬底上的缓冲层、未掺杂氮化镓层、N型氮化镓层、发光层和P型氮化镓层，其特征在于，所述外延片还包括缺陷阻挡层、第一应力释放层、第二应力释放层和第三应力释放层，所述缺陷阻挡层层叠在所述N型氮化镓层上，所述第一应力释放层层叠在所述缺陷阻挡层上，所述第二应力释放层层叠在所述第一应力释放层上，所述第三应力释放层层叠在所述第二应力释放层和所述发光层之间；所述缺陷阻挡层为掺杂硅的铝镓氮层，所述第一应力释放层为掺杂硅的氮化镓层，所述第二应力释放层包括多个第一子层和多个第二子层，多个所述第一子层和多个所述第二子层交替层叠设置，每个所述第一子层为未掺杂的铟镓氮层，每个所述第二子层为掺杂硅的氮化镓层，所述第三应力释放层为掺杂硅的铟镓氮层；所述缺陷阻挡层中硅的掺杂浓度低于所述第一应力释放层中硅的掺杂浓度，所述第一应力释放层中硅的的掺杂浓度高于各个所述第二子层中硅的掺杂浓度，各个所述第二子层中硅的掺杂浓度低于所述第三应力释放层中硅的掺杂浓度。

【技术特征摘要】
1.一种发光二极管的外延片，所述外延片包括衬底以及依次层叠在所述衬底上的缓冲层、未掺杂氮化镓层、N型氮化镓层、发光层和P型氮化镓层，其特征在于，所述外延片还包括缺陷阻挡层、第一应力释放层、第二应力释放层和第三应力释放层，所述缺陷阻挡层层叠在所述N型氮化镓层上，所述第一应力释放层层叠在所述缺陷阻挡层上，所述第二应力释放层层叠在所述第一应力释放层上，所述第三应力释放层层叠在所述第二应力释放层和所述发光层之间；所述缺陷阻挡层为掺杂硅的铝镓氮层，所述第一应力释放层为掺杂硅的氮化镓层，所述第二应力释放层包括多个第一子层和多个第二子层，多个所述第一子层和多个所述第二子层交替层叠设置，每个所述第一子层为未掺杂的铟镓氮层，每个所述第二子层为掺杂硅的氮化镓层，所述第三应力释放层为掺杂硅的铟镓氮层；所述缺陷阻挡层中硅的掺杂浓度低于所述第一应力释放层中硅的掺杂浓度，所述第一应力释放层中硅的的掺杂浓度高于各个所述第二子层中硅的掺杂浓度，各个所述第二子层中硅的掺杂浓度低于所述第三应力释放层中硅的掺杂浓度。2.根据权利要求1所述的外延片，其特征在于，所述缺陷阻挡层中硅的掺杂浓度为1017cm-3～1018cm-3，所述缺陷阻挡层的厚度为50nm～200nm。3.根据权利要求2所述的外延片，其特征在于，所述第一应力释放层中硅的掺杂浓度大于1019cm-3，所述第一应力释放层的厚度为100～300nm。4.根据权利要求3所述的外延片，其特征在于，每个所述第二子层中硅的掺杂浓度为1017cm-3～1018cm-3，所述第二子层的厚度为50nm～100nm。5.根据权利要求4所述的外延片，其特征在于，所述第三应力释放层中硅的掺杂浓度大于1019cm-3，所述第三应力释放层的厚度为100nm～300nm。6.根据权利要求1～5任一项所述的外延片...

【专利技术属性】
技术研发人员：刘华容，万林，胡家辉，
申请(专利权)人：华灿光电浙江有限公司，
类型：发明
国别省市：浙江,33