移位寄存器单元及其驱动方法、阵列基板和显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器单元及其驱动方法、阵列基板和显示装置，属于显示领域。该移位寄存器单元包括：移位寄存模块，用于在第一扫描输出端处输出相较于第一扫描输入端处的信号滞后的信号；输出模块，用于在第二扫描输入端处和第一时钟信号均为第一电平时将第二扫描输出端处置为第一电平；第一复位模块，用于在第二时钟信号和第一扫描输出端处均为第一电平的时段内将第一节点处置为第一电平，并在第一节点为第一电平且第二时钟信号为第二电平时将第二扫描输出端处置为第二电平。本发明专利技术可以在满足应用需求的情况下减少栅极驱动器所使用的时钟信号线的数量，有助于简化阵列基板上的电路结构，实现显示装置的边框的窄化。

【技术实现步骤摘要】
移位寄存器单元及其驱动方法、阵列基板和显示装置
本专利技术涉及显示领域，特别涉及一种移位寄存器单元及其驱动方法、阵列基板和显示装置。
技术介绍
阵列基板行驱动(GatedriverOnArray，GOA)技术相较于传统工艺而言，不仅能省去承载栅极驱动器的电路板、能实现显示面板两边对称的设计，还能省去显示面板边缘上芯片绑定区域和例如扇出区的布线区域，有利于窄边框设计的实现。同时，由于GOA技术可以省去行方向上的芯片绑定工艺，对整体的产能、良率提升也有很大的帮助。在有机发光二极管(OrganicLight-EmittingDiode，OLED)显示装置中，具备阈值电压补偿功能的像素电路需要栅极驱动器提供至少两个行扫描信号，并且这至少两个行扫描信号的电平边沿还需要彼此错开以避免时序错误。而为了满足这样的应用需求，一般需要至少四条时钟信号线来提供若干个彼此错开的电平边沿，以将这些电平边沿分别作为各个行扫描信号开始输出和停止输出的触发。但是，过多的时钟信号线不仅造成各方面电路结构的复杂化，还占据了大量的边框区域，非常不利于电路结构的简化和显示边框的窄化。
技术实现思路
本专利技术提供一种移位寄存器单元及其驱动方法、阵列基板和显示装置，可以在满足应用需求的情况下减少栅极驱动器所使用的时钟信号线的数量。第一方面，本专利技术提供了一种移位寄存器单元，所述移位寄存器单元具有第一扫描输入端、第二扫描输入端、第一扫描输出端和第二扫描输出端；所述移位寄存器单元包括：分别连接所述第一扫描输入端和所述第一扫描输出端的移位寄存模块，用于在所述第一扫描输出端处输出相较于所述第一扫描输入端处的信号滞后的信号；分别连接所述第二扫描输入端和所述第二扫描输出端的输出模块，用于在所述第二扫描输入端处和第一时钟信号均为第一电平时将所述第二扫描输出端处置为第一电平；分别连接所述第一扫描输出端和所述第二扫描输出端的第一复位模块，用于在第二时钟信号和所述第一扫描输出端处均为第一电平的时段内将第一节点处置为第一电平，并在所述第一节点为第一电平且第二时钟信号为第二电平时将所述第二扫描输出端处置为第二电平；其中，所述第一时钟信号和第二时钟信号均为时钟周期内第二电平的持续时长大于第一电平的持续时长的时钟信号，所述第一时钟信号为第一电平的时段内所述第二时钟信号为第二电平，所述第一时钟信号由第一电平转为第二电平的时刻与第二时钟信号由第二电平转为第一电平的时刻相互错开。在一种可能的实现方式中，所述移位寄存器单元还包括：分别连接所述第二扫描输入端和所述第一扫描输出端的第二复位模块，用于在所述第二扫描输入端为第一电平时将所述第一扫描输出端处置为第二电平。在一种可能的实现方式中，所述第二复位模块包括第一晶体管；所述第一晶体管的栅极连接所述第二扫描输入端，源极和漏极中的一个连接提供第二电平的电压线，另一个连接所述第一扫描输出端。在一种可能的实现方式中，所述移位寄存模块包括：分别连接所述第一扫描输入端和第二节点的输入子模块，用于在所述第一时钟信号为第一电平时将所述第二节点处置为与所述第一扫描输入端处相同的电平；分别连接所述第二节点和所述第一扫描输出端的输出子模块，用于在所述第二节点处为第一电平时将所述第一扫描输出端处置为与第二时钟信号相同的电平。在一种可能的实现方式中，所述输入子模块包括第二晶体管，所述输出子模块包括第三晶体管和第一电容；其中，所述第二晶体管的栅极连接所述第一时钟信号，源极和漏极中的一个连接所述第二节点，另一个连接所述第一扫描输入端；所述第三晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述第一扫描输出端，另一个连接所述第二时钟信号；所述第一电容的第一端连接所述第二节点，第二端连接所述第一扫描输出端。在一种可能的实现方式中，所述输出模块包括第四晶体管、第五晶体管、第六晶体管、第七晶体管和第二电容；其中，所述第四晶体管的栅极连接所述第一时钟信号，源极和漏极中的一个连接第三节点，另一个连接所述第二扫描输入端；所述第五晶体管的栅极连接所述第三节点，源极和漏极中的一个连接第四节点，另一个连接提供第一电平的电压线；所述第六晶体管的栅极连接所述第四节点，源极和漏极中的一个连接第五节点，另一个连接所述第四节点；所述第七晶体管的栅极连接所述第五节点，源极和漏极中的一个连接所述第二扫描输出端，另一个连接提供第一电平的电压线；所述第二电容的第一端连接所述第四节点，第二端连接所述第一时钟信号。在一种可能的实现方式中，所述第一复位模块包括第八晶体管、第九晶体管、第十晶体管、第十一晶体管和第十二晶体管；其中，所述第八晶体管的栅极连接所述第二时钟信号，源极和漏极中的一个连接第一节点，另一个连接所述第二节点；所述第九晶体管的栅极连接所述第一扫描输出端，源极和漏极中的一个连接所述第一节点，另一个连接提供第一电平的电压线；所述第十晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述第二时钟信号，另一个连接所述第二扫描输出端；所述第十一晶体管的栅极连接所述第一扫描输出端，源极和漏极中的一个连接提供第二电平的电压线，另一个连接所述第三节点；所述第十二晶体管的栅极连接所述第一节点，源极和漏极中的一个连接提供第二电平的电压线，另一个连接所述第五节点。在一种可能的实现方式中，所述移位寄存器单元还包括第十三晶体管，所述第十三晶体管的栅极连接所述第二扫描输入端，源极和漏极中的一个连接提供第二电平的电压线，另一个连接所述第一节点。在一种可能的实现方式中，所述移位寄存器单元还具有复位端，所述移位寄存器单元还包括第十四晶体管，所述第十四晶体管的栅极连接所述复位端，源极和漏极中的一个连接提供第二电平的电压线，另一个连接所述第二扫描输出端。第二方面，本专利技术还提供了一种上述任意一种的移位寄存器单元的驱动方法，所述驱动方法包括：在所述移位寄存器单元的第一扫描输入端处施加第一扫描信号，在所述移位寄存器单元的第二扫描输入端处施加第二扫描信号；其中，所述移位寄存模块在所述第一扫描输出端处输出的相较于所述第一扫描信号滞后的信号与所述第二时钟信号之间具有同为第一电平的时段；所述第二扫描信号在期望所述第二扫描输出端处由第二电平转为第一电平的过程中为第一电平。第三方面，本专利技术还提供了一种阵列基板，所述阵列基板包括至少一个扫描驱动电路，每个所述扫描驱动电路各自包括多级上述任意一种的移位寄存器单元；每个所述扫描驱动电路中，除第一级以外的每一级移位寄存器单元的所述第一扫描输入端连接上一级移位寄存器单元的第一扫描输出端，除第一级以外的每一级移位寄存器单元的所述第二扫描输入端连接上一级移位寄存器单元的第二扫描输出端。在一种可能的实现方式中，所述移位寄存器单元还具有复位端，所述移位寄存器单元还包括第十四晶体管，所述第十四晶体管的栅极连接所述复位端，源极和漏极中的一个连接提供第二电平的电压线，另一个连接所述第二扫描输出端；每个所述扫描驱动电路中，除倒数第一级和倒数第二级的移位寄存器单元以外，第N级移位寄存器单元的复位端连接第N+2级移位寄存器单元的第一扫描输出端；所述N为大于0的整数。第四方面，本专利技术还提供了一种显示装置，所述显示装置包括上述任意一种的阵列基板。由上述技术方案可知，基于移位寄存器单元所具有的结构，其能够仅需要两个时钟信号就本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，所述移位寄存器单元具有第一扫描输入端、第二扫描输入端、第一扫描输出端和第二扫描输出端；所述移位寄存器单元包括：分别连接所述第一扫描输入端和所述第一扫描输出端的移位寄存模块，用于在所述第一扫描输出端处输出相较于所述第一扫描输入端处的信号滞后的信号；分别连接所述第二扫描输入端和所述第二扫描输出端的输出模块，用于在所述第二扫描输入端处和第一时钟信号均为第一电平时将所述第二扫描输出端处置为第一电平；分别连接所述第一扫描输出端和所述第二扫描输出端的第一复位模块，用于在第二时钟信号和所述第一扫描输出端处均为第一电平的时段内将第一节点处置为第一电平，并在所述第一节点为第一电平且第二时钟信号为第二电平时将所述第二扫描输出端处置为第二电平；其中，所述第一时钟信号和第二时钟信号均为时钟周期内第二电平的持续时长大于第一电平的持续时长的时钟信号，所述第一时钟信号为第一电平的时段内所述第二时钟信号为第二电平，所述第一时钟信号由第一电平转为第二电平的时刻与第二时钟信号由第二电平转为第一电平的时刻相互错开。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，所述移位寄存器单元具有第一扫描输入端、第二扫描输入端、第一扫描输出端和第二扫描输出端；所述移位寄存器单元包括：分别连接所述第一扫描输入端和所述第一扫描输出端的移位寄存模块，用于在所述第一扫描输出端处输出相较于所述第一扫描输入端处的信号滞后的信号；分别连接所述第二扫描输入端和所述第二扫描输出端的输出模块，用于在所述第二扫描输入端处和第一时钟信号均为第一电平时将所述第二扫描输出端处置为第一电平；分别连接所述第一扫描输出端和所述第二扫描输出端的第一复位模块，用于在第二时钟信号和所述第一扫描输出端处均为第一电平的时段内将第一节点处置为第一电平，并在所述第一节点为第一电平且第二时钟信号为第二电平时将所述第二扫描输出端处置为第二电平；其中，所述第一时钟信号和第二时钟信号均为时钟周期内第二电平的持续时长大于第一电平的持续时长的时钟信号，所述第一时钟信号为第一电平的时段内所述第二时钟信号为第二电平，所述第一时钟信号由第一电平转为第二电平的时刻与第二时钟信号由第二电平转为第一电平的时刻相互错开。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：分别连接所述第二扫描输入端和所述第一扫描输出端的第二复位模块，用于在所述第二扫描输入端为第一电平时将所述第一扫描输出端处置为第二电平。3.根据权利要求2所述的移位寄存器单元，其特征在于，所述第二复位模块包括第一晶体管；所述第一晶体管的栅极连接所述第二扫描输入端，源极和漏极中的一个连接提供第二电平的电压线，另一个连接所述第一扫描输出端。4.根据权利要求1至3中任一项所述的移位寄存器单元，其特征在于，所述移位寄存模块包括：分别连接所述第一扫描输入端和第二节点的输入子模块，用于在所述第一时钟信号为第一电平时将所述第二节点处置为与所述第一扫描输入端处相同的电平；分别连接所述第二节点和所述第一扫描输出端的输出子模块，用于在所述第二节点处为第一电平时将所述第一扫描输出端处置为与第二时钟信号相同的电平。5.根据权利要求4所述的移位寄存器单元，其特征在于，所述输入子模块包括第二晶体管，所述输出子模块包括第三晶体管和第一电容；其中，所述第二晶体管的栅极连接所述第一时钟信号，源极和漏极中的一个连接所述第二节点，另一个连接所述第一扫描输入端；所述第三晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述第一扫描输出端，另一个连接所述第二时钟信号；所述第一电容的第一端连接所述第二节点，第二端连接所述第一扫描输出端。6.根据权利要求5所述的移位寄存器单元，其特征在于，所述输出模块包括第四晶体管、第五晶体管、第六晶体管、第七晶体管和第二电容；其中，所述第四晶体管的栅极连接所述第一时钟信号，源极和漏极中的一个连接第三节点，另一个连接所述第二扫描输入端；所述第五晶体管的栅极连接所述第三节点，源极和漏极中的一个连接第四节点，另一个连接提供第一电平的电压线；所述第六晶体管的栅极连接所述第四节点，源极和漏极中的一个连接第五节点，另一个连接所述第四节点；所述第七晶体管的栅极连接所述第五节点，源极和漏极中的一个连接所述第二扫描输出端，另一个连接提供第一电平的电压线；所述第二电容的第一端连接所述第四节点，第二端连接所述第一时钟信号。7.根据权利要求6所述的移位寄存器单元，其特征在...

【专利技术属性】
技术研发人员：王志良，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11