集成电路测试系统时间传递标准器组及其测试方法技术方案
【技术实现步骤摘要】
集成电路测试系统时间传递标准器组及其测试方法
本专利技术涉及微电子计量
，尤其涉及一种集成电路测试系统时间传递标准器组及其测试方法。
技术介绍
集成电路测试系统是进行集成电路设计验证、生产测试、筛选、可靠性分析、失效分析，保证集成电路质量和可靠性的专用测试设备。集成电路测试量值的准确性是保证集成电路质量和可靠性的关键。集成电路测试系统校准是保证集成电路测试量值准确可靠的有效途径。随着高速集成电路的发展，高速集成电路测试系统性能的提升主要体现在其时间参量指标的提升。在信号一个非常短的周期上，纳秒级的微小变化都会对系统产生巨大的影响，若时间精度达不到要求，将直接导致集成电路测试的误判，整个测试结果都失去意义。只有全面、准确的测量测试系统的时间参数，才能保证测试系统的性能。因此，在高速集成电路测试中，对测试系统时间参数的要求异常严格。目前集成电路测试时间参数的校准方法是，在集成电路测试系统的测试板的每个管脚上连接示波器，通过示波器校准时间参数。该方法的缺点是：1.测试系统的管脚比较多，需要重复连接每一个管脚，校准时间很长。2.通过此方法，引入的人为因素影响测量结果...
【技术保护点】
一种集成电路测试系统时间传递标准器组，其特征在于，所述时间传递标准器组包括第一时间传递标准器和第二时间传递标准器；所述第一时间传递标准器包括第一集成电路，所述第一集成电路包括有第一信号输入端和分别与该第一信号输入端连接的第一延时电路、第二延时电路、第三延时电路、第四延时电路、第五延时电路和第六延时电路，所述第一延时电路、第二延时电路、第三延时电路、第四延时电路、第五延时电路和第六延时电路对应的延时时间分别为10ns、20ns、30ns、40ns、50ns和100ns，所述第一延时电路、第二延时电路、第三延时电路、第四延时电路、第五延时电路和第六延时电路的信号输出端分别连接有...
【技术特征摘要】
1.一种集成电路测试系统时间传递标准器组，其特征在于，所述时间传递标准器组包括第一时间传递标准器和第二时间传递标准器；所述第一时间传递标准器包括第一集成电路，所述第一集成电路包括有第一信号输入端和分别与该第一信号输入端连接的第一延时电路、第二延时电路、第三延时电路、第四延时电路、第五延时电路和第六延时电路，所述第一延时电路、第二延时电路、第三延时电路、第四延时电路、第五延时电路和第六延时电路对应的延时时间分别为10ns、20ns、30ns、40ns、50ns和100ns，所述第一延时电路、第二延时电路、第三延时电路、第四延时电路、第五延时电路和第六延时电路的信号输出端分别连接有一个输出引脚；所述第二时间传递标准器包括第二集成电路，所述第二集成电路包括有第二信号输入端和分别与该第二信号输入端连接的第七延时电路和第八延时电路，所述第七延时电路和第八延时电路对应的延时时间分别为2ns、5ns，所述第七延时电路和第八延时电路的信号输出端分别连接有一个输出引脚。2.根据权利要求1所述的集成电路测试系统时间传递标准器组，其特征在于，所述第一时间传递标准器还包括：容纳所述第一集成电路的第一外壳和第一底板，所述第一底板固定到所述第一外壳上，所述第一底板上有两排引脚孔，所述引脚孔的数量大于或等于所述第一集成电路引脚的数量，所述引脚孔的排列形式和距离均和第一集成电路的输出引脚的排列形式相对应，以使所述集成电路的输出引脚通过所述引脚孔穿出所述第一底板；所述第二时间传递标准器还包括：容纳所述第二集成电路的第二外壳和第二底板，所述第二底板固定到所述第二外壳上，所述第二底板上有两排引脚孔，所述引脚孔的数量大于或等于所述第二集成电路引脚的数量，所述引脚孔的排列形式和距离均和第二集成电路的输出引脚的排列形式相对应，以使所述集成电路的输出引脚通过所述引脚孔穿出所述第二底板。3.根据权利要求1所述的集成电路测试系统时间传递标准器组，其特征在于，所述第一集成电路和所述第二集成电路的封装形式均为双列直插式。4.根据权利要求3所述的集成电路测试系统时间传递标准器组，其特征在于，所述第一集成电路和所述第二集成电路标称尺寸均为300mil，引脚间距均为2.54mm。5.一种集成电路测试系统时间传递标准器的测试方法，其特征在于，所述方法包括：测试时间传递标准器的集...
【专利技术属性】
技术研发人员：赵昭，于利红，张继平，
申请(专利权)人：中国电子技术标准化研究院，
类型：发明
国别省市：北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。