防御旁路攻击的与逻辑电路装置及处理方法制造方法及图纸

本发明专利技术提供了的一种防御旁路攻击的与逻辑电路装置及处理方法。其可对带有掩码保护的输入数据进行计算，同时实现了掩码的更新。该装置包括掩码生成单元，第一输入异或单元，第二输入异或单元，逻辑计算单元，以及逻辑结果单元。因计算过程中明文不会出现，故防止了明文旁路信息的泄漏。同时，因实现了掩码的更新，提升了掩码的复杂性，进一步加强了电路的安全性。

Logic circuit device and processing method for defending bypass attack

The invention provides a defense against bypass attack and logic circuit device and processing method. It can calculate the input data with mask protection, and realize the update of mask. The device includes mask generation unit, the first input XOR unit, the second input XOR unit, the logic computing unit, and the logic result unit. Because the plaintext will not appear in the calculation process, the leakage of the plaintext bypass information is prevented. At the same time, the mask complexity is improved, and the security of the circuit is further enhanced because the mask is updated.

【技术实现步骤摘要】
防御旁路攻击的与逻辑电路装置及处理方法
本专利技术涉及计算机安全领域，具体而言是一种防御旁路攻击的与逻辑电路装置及处理方法。
技术介绍
在密码系统中，硬件电路对不同数据进行运算时，会产生不同的功耗、电磁辐射等旁路信息。密码系统的攻击者可采集这些信息对运算数据进行推测，从而实现系统的攻击及破解，该种攻击方式即旁路攻击。与逻辑作为加密算法的基本逻辑单元，如AES(AdvancedEncryptionStandard，AES，又称Rijndael算法)SBOX(SubstitutionBOX，密码置换盒)的求逆运算，大量使用与逻辑作为基本运算单元，会产生不同的旁路信息，从而泄漏被计算的数据。
技术实现思路
本专利技术目的在于解决上述问题而提供的一种防御旁路攻击的与逻辑电路装置，其可对带有掩码保护的输入数据进行计算，同时实现了掩码的更新。因计算过程中明文不会出现，故防止了明文旁路信息的泄漏。同时，因实现了掩码的更新，提升了掩码的复杂性，进一步加强了电路的安全性。为实现本专利技术目的而提供的防御旁路攻击的与逻辑电路装置,包括掩码生成单元，第一输入异或单元，第二输入异或单元，逻辑计算单元；其中：掩码本文档来自技高网...

【技术保护点】
一种防御旁路攻击的与逻辑电路装置，其特征在于，包括掩码生成单元，第一输入异或单元，第二输入异或单元，逻辑计算单元；其中：掩码生成单元，用于通过至少三个安全码生成三个掩码Z0，Z1，Z2；所述第一输入异或单元，用于将掩码Z0与明文a进行异或，得到第一输入异或值a’；所述第二输入异或单元，用于将掩码Z1与明文b进行异或，得到第二输入异或值b’；所述逻辑计算单元，用于根据第一输入异值a’和第二输入异或值b’，以及三个掩码Z0，Z1，Z2，计算出

【技术特征摘要】
1.一种防御旁路攻击的与逻辑电路装置，其特征在于，包括掩码生成单元，第一输入异或单元，第二输入异或单元，逻辑计算单元；其中：掩码生成单元，用于通过至少三个安全码生成三个掩码Z0，Z1，Z2；所述第一输入异或单元，用于将掩码Z0与明文a进行异或，得到第一输入异或值a’；所述第二输入异或单元，用于将掩码Z1与明文b进行异或，得到第二输入异或值b’；所述逻辑计算单元，用于根据第一输入异值a’和第二输入异或值b’，以及三个掩码Z0，Z1，Z2，计算出得到明文a与b的与逻辑异或Z2的结果2.根据权利要求1所述的与逻辑电路装置，其特征在于，所述逻辑计算单元包括第一与门子单元，第二与门子单元，第三与异门子单元，第四与门子单元，第一异或子单元，第二异或子单元，第三异或子单元，其中：所述第一与门子单元，用于将第一输入异或值a’与第二输入异或值b’进行与逻辑运算，得到第一与门值N1；所述第二与门子单元，用于将掩码Z0与第二输入异或值b’进行与逻辑运算，得到第二与门值N2；所述第三与异门子单元，用于将掩码Z1与第一输入异或值a’进行与逻辑运算，得到第三与门值，然后所述第三与门值与掩码Z2进行异或逻辑运算，得到第三与异门值N3；所述第四与门子单元，用于将掩码Z0与Z1进行与逻辑运算，得到第四与门值N4；所述第一异或子单元，用于将第一与门值N1和第二与门值N2进行异或逻辑运算，得到第一异或值M1；所述第二异或子单元，用于将第一异或值M1和第三与异门值N3进行异或逻辑运算，得到第二异或值M2；所述第三异或子单元，用于将第二异或值M2和第四与门值N4进行异或逻辑运算，得到计算结果Y’。3.根据权利要求1或2所述的与逻辑电路装置，其特征在于，还包括逻辑结果单元，用于根据逻辑计算单元的结果Y’逻辑异或掩码Z2，得到明文a与b的与逻辑结果。4.根据权利要求3所述的与逻辑电路装置，其特征在于，所述安全码为随机数函数random()或者真随机发生器生成。5.根据权利要求4所述的与逻辑电路装置，其特征在于，所述真随机发生器通过采集热噪声方法生成随机数。6.一种防御旁路攻击的与逻辑电路装置处理方法...

【专利技术属性】
技术研发人员：李凌浩，范振伟，李立，
申请(专利权)人：兆讯恒达微电子技术北京有限公司，
类型：发明
国别省市：北京,11