防死锁电路系统和方法技术方案

本发明专利技术提供了一种防死锁电路系统和方法。防死锁电路系统中包括第一分频器、第二分频器、差异积分调制器以及检测电路。上述第一分频器产生第一分频时钟信号。上述第二分频器产生第二分频时钟信号。上述差异积分调制器耦接上述第一分频器，以及输出输出信号。上述检测电路耦接至上述差异积分调制器和上述第二分频器，且上述检测电路接收上述输出信号，并根据上述输出信号产生控制信号，以决定是否致能上述第二分频器。

Deadlock proof circuit system and method

The present invention provides a deadlock proof circuit system and method. The anti lock circuit system includes the first frequency divider, the second frequency divider, the differential integral modulator and the detection circuit. The first frequency divider generates a first frequency division clock signal. The second frequency divider generates second frequency division clock signal. The differential integrator modulator is coupled to the first frequency divider and the output and output signals. The detection circuit is coupled to the differential quadrature modulator and the second frequency divider, and the detection circuit receives the output signal, and generates a control signal according to the output signal, to decide whether to enable the second frequency divider.

【技术实现步骤摘要】
防死锁电路系统和方法
本专利技术说明书主要涉及锁相回路电路技术，特别涉及藉由检测电路根据差异积分调制器的输出信号产生控制信号，使得差异积分调制器和分频器的回路不发生死锁的情况。
技术介绍
锁相回路(phaselockedloop，PLL)电路是一种反馈控制系统，且其普遍的使用在集成电路以及电子装置中。锁相回路主要功能是改变压控振荡器的振荡频率，使反馈信号去追踪参考信号的相位，以使得反馈信号能够和参考信号达成频率和相位的同步。图1是显示传统的锁相回路电路100的方块图。如图1所示，传统的锁相回路电路100中可包括了鉴频鉴相器(PhaseFrequencyDetector，PFD)110、电荷泵(ChargePump，CP)120、环路滤波器(LoopFilter，LF)130、压控振荡器(VoltageControlOscillator，VCO)140、差异积分调制器(Delta-SigmaModulator，DSM)150以及整数分频器(FrequencyDivider)160。如图1所示，传统的锁相回路包括差异积分调制器150。差异积分调制器150的作用是以极高的速率进行采样，输出本文档来自技高网...

【技术保护点】
一种防死锁电路系统：包括：第一分频器，产生第一分频时钟信号；第二分频器，产生第二分频时钟信号；差异积分调制器，耦接上述第一分频器，以及产生输出信号；以及检测电路，耦接至上述差异积分调制器和上述第二分频器，且上述检测电路接收上述输出信号，并根据上述输出信号产生控制信号，该控制信号用于决定是否致能上述第二分频器。

【技术特征摘要】
1.一种防死锁电路系统：包括：第一分频器，产生第一分频时钟信号；第二分频器，产生第二分频时钟信号；差异积分调制器，耦接上述第一分频器，以及产生输出信号；以及检测电路，耦接至上述差异积分调制器和上述第二分频器，且上述检测电路接收上述输出信号，并根据上述输出信号产生控制信号，该控制信号用于决定是否致能上述第二分频器。2.如权利要求1所述的防死锁电路系统，其中当上述控制信号是第一标志值时，上述第二分频器被致能，且上述第二分频器产生上述第二分频时钟信号。3.如权利要求2所述的防死锁电路系统，还包括：多路选择器，耦接至上述第一分频器、上述第二分频器和上述检测电路，且上述多路选择器接收上述控制信号，上述多路选择器输出上述第二分频时钟信号，并根据上述控制信号选择输出上述第一分频时钟信号或上述第二分频时钟信号。4.如权利要求3所述的防死锁电路系统，其中当上述控制信号是第二标志值，上述第二分频器被失能，且上述多路选择器输出上述第一分频时钟信号。5.如权利要求2所述的防死锁电路系统，其中当上述差异积分调制器的输出信号为0时，上述控制信号是上述...

【专利技术属性】
技术研发人员：王晓光，周永奇，
申请(专利权)人：上海兆芯集成电路有限公司，
类型：发明
国别省市：上海,31