一种低谐波锁相源电路制造技术

本发明专利技术涉及一种低谐波锁相源电路，包括控制单元、同步晶振单元，以及与所述控制单元和同步晶振单元均连接的第一通道频率综合单元、第二通道频率综合单元和第三通道频率综合单元，所述第一通道频率综合单元包括两个输出端口，输出两路不同的射频信号；所述第二通道频率综合单元包括一个输出端口，输出一路多普勒信号；所述第三通道频率综合单元包括两个输出端口，输出两路相同的射频信号。本发明专利技术采用多通道多路射频信号输出的方式，能满足不同功能需求的信号输出，且具有成本低、集成化、体积小、功耗低的特性,实现了低杂散和低谐波的技术要求。

A low harmonic phase locked source circuit

The invention relates to a low harmonic PLL circuit, which comprises a control unit, synchronous oscillator unit, and is connected with the control unit and the unit of the first channel synchronous oscillator frequency synthesis unit, second channel frequency synthesis unit and the third channel frequency synthesis unit, the first channel frequency synthesis unit includes two RF output port. Two different signal output; the second channel frequency synthesis unit includes an output port, the output of a Doppler signal; the third channel frequency synthesis unit includes two output ports, the RF signal outputs are the same. The invention adopts the multi channel RF signal output, signal output can meet different functional requirements, and has the characteristics of low cost, integration, small volume, low power consumption, meet the demand of low spurious and low harmonic technique.

【技术实现步骤摘要】
一种低谐波锁相源电路
本专利技术涉及频率合成领域,尤其涉及一种低谐波锁相源电路。
技术介绍
锁相源是通过锁相实现输出信号与输入信号同频、同相的功能的一种产品，主要运用在通信领域以及频综领域。目前锁相源主要由两种方式实现，一种是利用传统的PLL方法实现锁相输出，这种方法杂散和谐波都会得到很好的抑制，但无法实现小步进频率；另一种则是现在比较主流的DDS+PLL方法，这种方式能实现小步进频率，但大多数杂散和谐波抑制都不好。而且很多产品都是单一的一种设计，导致适用范围狭窄功能性不强。如果某产品需要同时使用不同功能的锁相源，则需要不同功能的锁相源，导致产品体积的浪费和功耗的增加。
技术实现思路
本专利技术所要解决的技术问题是提供一种低谐波锁相源电路,采用多通道多路射频信号输出的方式，能满足不同功能需求的信号输出，且具有成本低、集成化、体积小、功耗低的特性,实现了低杂散和低谐波的技术要求。本专利技术解决上述技术问题的技术方案如下：一种低谐波锁相源电路，包括控制单元、同步晶振单元，以及与所述控制单元和同步晶振单元均连接的第一通道频率综合单元、第二通道频率综合单元和第三通道频率综合单元，所述第一通道频率本文档来自技高网...

【技术保护点】
一种低谐波锁相源电路，其特征在于，包括控制单元、同步晶振单元，以及与所述控制单元和同步晶振单元均连接的第一通道频率综合单元、第二通道频率综合单元和第三通道频率综合单元，所述第一通道频率综合单元包括两个输出端口，输出两路不同的射频信号；所述第二通道频率综合单元包括一个输出端口，输出一路多普勒信号；所述第三通道频率综合单元包括两个输出端口，输出两路相同的射频信号。

【技术特征摘要】
1.一种低谐波锁相源电路，其特征在于，包括控制单元、同步晶振单元，以及与所述控制单元和同步晶振单元均连接的第一通道频率综合单元、第二通道频率综合单元和第三通道频率综合单元，所述第一通道频率综合单元包括两个输出端口，输出两路不同的射频信号；所述第二通道频率综合单元包括一个输出端口，输出一路多普勒信号；所述第三通道频率综合单元包括两个输出端口，输出两路相同的射频信号。2.根据权利要求1所述低谐波锁相源电路，其特征在于，所述控制单元包括CPLD芯片，以及与所述CPLD芯片均连接的第一ARM芯片、第二ARM芯片和第三ARM芯片。3.根据权利要求1所述低谐波锁相源电路，其特征在于，所述第一通道频率综合单元包括依次连接的第一锁相环路、第一选择开关、第一分频器、第一衰减器、第一放大器、第二选择开关、第二放大器、第一带通滤波器、第三选择开关、第四选择开关和第五选择开关，所述第二选择开关和第三选择开关的另一端依次连接第三放大器和第二带通滤波器，所述第一选择开关和第四选择开关的另一端依次连接第二衰减器、第四放大器和第三带通滤波器，所述第五选择开关输出两路信号，其中一路信号直接输出，另一路信号通过第三衰减器输出。4...

【专利技术属性】
技术研发人员：胡罗林，段麒麟，张华彬，郭天鹏，舒国强，
申请(专利权)人：成都菲斯洛克电子技术有限公司，
类型：发明
国别省市：四川,51