具有工作存储器的计算单元用的存储器直接访问控制装置制造方法及图纸

本发明专利技术涉及一种用于具有工作存储器的计算单元的存储器直接访问控制装置，其中，所述存储器直接访问控制装置具有一种连接部，该连接部用于将该存储器直接访问控制装置与总线系统相连接，所述总线系统将计算单元与工作存储器相连接。其中该存储器直接访问控制装置被构造用于实施下述步骤：‑从与总线系统相连的目标模块中读取第一控制信息；‑根据所述第一控制信息来确定在目标模块中的至少一个第一目标地址；‑在使用由工作存储器至目标模块的存储器直接访问的情况下，将数据由工作存储器传输至目标模块的至少一个第一目标地址处。

Memory direct access control device for computing unit with working memory

The present invention relates to a memory unit is used to calculate the working memory of the direct access control device, the control device has a connection part of direct access to the memory, the connection to the control device and the bus system connected with direct access to the memory bus, the system will calculate unit and working memory connected. The direct memory access control device is configured to implement the following steps: reads the first control information from the target module is connected to the bus system; to determine at least one of the first target address in the target module according to the first control information; in the with direct access to the target memory by working memory module the case, at least one first destination address will be transmitted to the target data by working memory module.

【技术实现步骤摘要】
具有工作存储器的计算单元用的存储器直接访问控制装置
本专利技术涉及一种根据权利要求1的前序部分的存储器直接访问控制装置，以及一种根据并列的权利要求的、用于运行所述存储器直接访问控制装置的方法。
技术介绍
由市场已知的是诸如处理器的计算单元，所述处理器具有一个或者多个处理器核心，并且所述处理器能够访问一种工作存储器。另外，具有一个或者多个这样的计算单元的计算机系统通常包括大量与所述计算单元协作的其它单元，例如输入-和输出模块（“IO”）和类似物。所述计算机系统的所提及的元件中的至少一些元件能够通过共同的、优选并联的总线来相互交换数据。另外，对于所谓的存储器直接访问DMA（英语“directmemoryaccess”）的方法是已知的，借此能够改善通过共同的总线的数据交换。
技术实现思路
对于本专利技术来说基础的问题通过一种根据权利要求1的存储器直接访问控制装置以及通过一种根据并列权利要求的方法予以解决。有利的改型方案在从属权利要求中被说明。此外，对于本专利技术来说重要的特征位于接下来的描述中和附图中，其中所述特征不仅在单独的情况下而且在不同的组合中能够对于本专利技术是重要的，而不再次对此明确地指出。本专利技术涉及一种用于具有工作存储器的计算单元的存储器直接访问控制装置，其中所述存储器直接访问控制装置具有用于将该存储器直接访问控制装置与一种总线系统相连接的连接部，该总线系统将计算单元与工作存储器相连接。在此，所述存储器直接访问控制装置被构造用于实施下述步骤：-从与总线系统相连接的目标模块处读取第一控制信息；-根据所述第一控制信息来确定在目标模块中的至少一个第一目标地址，-在使用由工作存储器至目标模块的存储器直接访问的情况下，将数据由工作存储器传输至目标模块的所述至少一个第一目标地址。控制信息优选包括至少一个信息，该信息表征了在目标模块中的至少一个目标地址。所述目标模块例如是通信模块，正如在下面仍将进一步阐述的那样，然而也能够例如是工作存储器或者其它的能够连接在总线系统处的单元。本专利技术具有下述优点：在具有至少一个计算单元或者至少一个处理器核心、以及一个或者多个工作存储器和至少一个目标模块的计算机系统中，借助于一种存储器直接访问所实施的数据传输能够被附加地改善。另一个优点是，所述存储器直接访问控制装置提高了下述这种目标模块、尤其是通信模块的效率：该目标模块没有被明确地设计用于利用所谓的“多核-系统”（即带有多个处理器核心的计算单元）来运行，而是仅仅以与单个处理器核心进行通信的设计目标被研发出来。例如比较在下面所描述的“MCAN-模块”。以这样的方式，根据本专利技术的原理实现了简单的、基于存储器直接访问的、MCAN模块也在具有多个处理器核心的计算单元处的连接。因此有利地扩大了应用可行性。简单来说，根据本专利技术的所述存储器直接访问控制装置实现了将数据由计算机系统的工作存储器和/或由配属于相应的处理器核心的工作存储器至目标模块的一种传输，其中基本上不需要所述计算单元或者相应的处理器核心的参与。所述存储器直接访问控制装置基本上能够独立地确定、即例如独自地收集或者计算出所述对于数据的传输所必需的信息。借此能够改善所述计算机系统的效率，并且避免了尤其是所述计算单元自身对于所述目标模块的访问，所述访问与存储器直接访问相反，是相比较来说更慢的。在一种实施方式中，所述存储器直接访问控制装置被构造用于：在将数据由所述工作存储器传输至所述目标模块的至少一个第一目标地址之后，实施至少一个其它的动作。在另一种实施方式中，所述存储器直接访问控制装置被构造用于：所述其它的动作根据相同的第一控制信息或者根据其它的控制信息来实施，它们同样存在于目标模块中。在另一种实施方式中，所提到的其它的动作包括其它数据的传输，可比较的是，正如之前利用第一数据进行的那样。这能够至同样的第一目标地址处来进行和/或至目标模块中的另一目标地址处来进行。在一种实施方式中，所述存储器直接访问控制装置被构造用于，将第二控制信息写入到所述目标模块的第二目标地址中，其中尤其是所述第二控制信息控制了所述目标模块的运行。例如，所述第二控制信息实现了对于一种所谓的“请求位（Request-Bit）”的目标位置的确定，该请求位被传输至所述目标模块或者被设置在目标位置或者说位位置（或者说比特位置）（Bitposition）处的目标模块中，并且该请求位被用于：为在所述目标模块或者通信模块中的数据请求或者预定一种存储区域（缓冲区域）。借此，基本上能够没有所述计算单元的参与地进行所述数据的传输，借此，这个计算单元被有利地减轻了负担。在一种优选的实施方式中，所述存储器直接访问控制装置被构造用于确定一种位位置（Bitposition），并且用于设置或者删除与确定出的位位置相对应的位，从而使得在同样的目标地址上的（然而在与前述的位位置不同的位位置处的）其它数据内容有利地不改变。应当理解的是，也在前文所提及的意义中替代地确定出在第二目标位置处的多个单独的位位置，并且能够设置或者删除因此分别相对应的位，而不改变在同样的第二目标位置上的（然而在与前述的位位置不同的位位置处的）其它数据内容。在另一种实施方式中，所述存储器直接访问控制装置被构造用于，在使用算术运算和/或逻辑运算的情况下确定出第一目标地址和/或第二目标地址。例如，这些运算包括一个或者多个加法、乘法等等。借此，所述的控制信息能够相对简单地（和简短地）被实施，并且通过将所述算术运算和/或逻辑运算应用到控制信息上，而产生出必要的“智能”，该智能用于确定所述第一和/或第二目标地址。借此，所述存储器直接访问控制装置或者计算单元或者具有所述存储器直接访问控制装置和所述计算单元的计算机系统能够被有利地改进。在一种有利的实施方式中，尤其是所述第二目标地址能够以此为特征：所述第二目标地址表征了在一种数据字之内的单个位的位位置，所述数据字被存储在所述第二目标地址处，从而使得在使用所述第二目标地址的情况下，能够目标明确地改变在所述的位位置处的单个位。所述第二目标地址也能够替代性地表征数据字的一个以上单个的位、例如两个或者三个单个的位，所述数据字被存储在所述第二目标地址处。在另一种实施方式中设置的是，在所述存储器直接访问控制装置中的算术运算和/或逻辑运算能够借助于第一配置信息来预先规定。借此，能够有利地预先规定所述的运算，并且必要时甚至在所述存储器直接访问控制装置的运行中进行改变。所述第一配置信息例如存储在包括着该存储器直接访问控制装置的集成的半导体电路中。在另一种实施方式中，所述存储器直接访问控制装置被构造用于，附加地根据第二配置信息来确定出所述第一目标地址。借此，能够有利地扩大用于确定所述第一目标地址的可行性。补充地能够设置的是，所述第一和/或第二配置信息被本地地存储在所述存储器直接访问控制装置中和/或存储在外部的单元中。借此，所述存储器直接访问控制装置能够灵活地适配于相应的要求。例如，所述第一配置信息存储在具有所述存储器直接访问控制装置的集成的半导体电路中，并且所述第二配置信息存储在例如所述工作存储器（系统-RAM，英文：“randomaccessmemory”，带有随机存取的存储器）的特定存储区域中。所述计算单元优选地被构造用于对于所述第二配置信息进行访问、尤其是写入地访问本文档来自技高网...

【技术保护点】
用于具有工作存储器（30）的计算单元（20；20_1、20_2、20_3、20_4）的存储器直接访问控制装置（40），其中，所述存储器直接访问控制装置（40）具有一种连接部，该连接部用于将该存储器直接访问控制装置（40）与一种总线系统（12）相连接，所述总线系统将所述计算单元（20；20_1、20_2、20_3、20_4）与所述工作存储器（30）相连接，其特征在于，所述存储器直接访问控制装置（40）被构造用于实施下述步骤：‑ 从与所述总线系统（12）相连接的目标模块（50）中读取（100）第一控制信息；‑ 根据所述第一控制信息来确定（106、106a）在目标模块（50）中的至少一个第一目标地址；‑ 在使用由工作存储器（30）至目标模块（50）的存储器直接访问的情况下，将数据（60）由工作存储器（30）传输（110）至所述目标模块（50）的至少一个第一目标地址处。

【技术特征摘要】
2016.04.04 DE 102016205536.41.用于具有工作存储器（30）的计算单元（20；20_1、20_2、20_3、20_4）的存储器直接访问控制装置（40），其中，所述存储器直接访问控制装置（40）具有一种连接部，该连接部用于将该存储器直接访问控制装置（40）与一种总线系统（12）相连接，所述总线系统将所述计算单元（20；20_1、20_2、20_3、20_4）与所述工作存储器（30）相连接，其特征在于，所述存储器直接访问控制装置（40）被构造用于实施下述步骤：-从与所述总线系统（12）相连接的目标模块（50）中读取（100）第一控制信息；-根据所述第一控制信息来确定（106、106a）在目标模块（50）中的至少一个第一目标地址；-在使用由工作存储器（30）至目标模块（50）的存储器直接访问的情况下，将数据（60）由工作存储器（30）传输（110）至所述目标模块（50）的至少一个第一目标地址处。2.根据权利要求1所述的存储器直接访问控制装置（40），其中所述存储器直接访问控制装置（40）被构造用于将第二控制信息写入到所述目标模块（50）的第二目标地址中，其中尤其是所述第二控制信息控制所述目标模块（50）的运行。3.根据上述权利要求中任一项所述的存储器直接访问控制装置（40），其中所述存储器直接访问控制装置（40）被构造用于：在使用算术运算和/或逻辑运算的情况下确定所述第一目标地址和/或第二目标地址。4.根据权利要求3所述的存储器直接访问控制装置（40），其中在所述存储器直接访问控制装置（40）中的算术运算和/或逻辑运算借助于第一配置信息（72）能够预先规定。5.根据上述权利要求中任一项所述的存储器直接访问控制装置（40），其中所述存储器直接访问控制装置（40）被构造用于：附加地根据第二配置信息（82）来确定所述第一目标地址。6.根据权利要求4或5所述的存储器直接访问控制装置（40），其中所述第一和/或第二配置信息（72、82）被本地存储在所述存储器直接访问控制装置（40）...

【专利技术属性】
技术研发人员：E贝克尔，A奥厄，E施洛特曼，
申请(专利权)人：罗伯特·博世有限公司，
类型：发明
国别省市：德国,DE