The invention provides a logic circuit design method, including the verification platform to generate configuration data and data allocation and incentive incentive; the data is stored to a target memory; through the verification platform configuration and the excitation will send data to the quarantine object; read data from the memory allocation and incentive target validation platform control reference the object, to make reference to start the simulation calculation; quarantine object for the first language logic code algorithm, the reference object is the second language of the same algorithm code, through the verification platform control reference object end simulation; gets the output data of reference object through the verification platform; data acquisition to be output through the inspection object verification platform; determine the quarantine object verification results according to output data object and reference object to be inspected. The invention also provides a verification device for the design of the logic circuit. The invention realizes the purpose of accurately verifying the object to be tested.
【技术实现步骤摘要】
逻辑电路设计的验证方法、装置、电子设备及存储介质
本专利技术涉及芯片设计的
,尤其涉及一种逻辑电路设计的验证方法、装置、电子设备及存储介质。
技术介绍
由于集成电路越来越复杂,数字IC设计工程师通过SystemVerilog编写的逻辑电路代码,即被验设计(DesignUnderTest,DUT)也越来越复杂,如何保证逻辑电路代码的正确性就越来越重要。而数字IC验证工程师的工作,主要是基于电子设计自动化(ElectronicsDesignAutomation,EDA)软件编写测试程序验证逻辑代码的功能。目前主流的测试程序是基于SystemVerilog语言,这种语言是Verilog的超集,而且具有面向对象的功能,可以很方便的构造更高抽象层次的程序。目前很多算法模型复杂,如人工智能算法(ArtificialIntelligence,AI),并且包含大量的矩阵运算。在该算法的逻辑电路代码的验证中,如果用仿真器实现包含大量的矩阵运算的算法,需要使用较多的循环,运行效率低,调试困难。一种解决的方法是使用直接编程接口(DirectProgrammingInterface ...
【技术保护点】
一种逻辑电路设计的验证方法,其特征在于,所述方法包括:通过验证平台生成配置数据及激励数据;将所述配置数据及激励数据存储至目标存储器;通过所述验证平台将所述配置数据及所述激励数据发送至待验对象;通过所述验证平台控制参考对象从所述目标存储器中读取所述配置数据及所述激励数据,以使所述参考对象开始仿真计算,所述待验对象是用第一语言实现算法的逻辑电路代码,所述参考对象是用第二语言实现所述算法的代码,所述第一语言与所述第二语言不同;通过所述验证平台控制所述参考对象结束仿真计算;通过所述验证平台获取所述参考对象的输出数据;通过所述验证平台获取所述待验对象的输出数据;根据所述参考对象的输出 ...
【技术特征摘要】
1.一种逻辑电路设计的验证方法,其特征在于,所述方法包括:通过验证平台生成配置数据及激励数据;将所述配置数据及激励数据存储至目标存储器;通过所述验证平台将所述配置数据及所述激励数据发送至待验对象;通过所述验证平台控制参考对象从所述目标存储器中读取所述配置数据及所述激励数据,以使所述参考对象开始仿真计算,所述待验对象是用第一语言实现算法的逻辑电路代码,所述参考对象是用第二语言实现所述算法的代码,所述第一语言与所述第二语言不同;通过所述验证平台控制所述参考对象结束仿真计算;通过所述验证平台获取所述参考对象的输出数据;通过所述验证平台获取所述待验对象的输出数据;根据所述参考对象的输出数据及所述待验对象的输出数据,确定所述待验对象的验证结果。2.如权利要求1所述的逻辑电路设计的验证方法,其特征在于,所述将所述配置数据及激励数据存储至目标存储器包括:以预设格式将所述配置数据及激励数据保存成文本文档,并存储至所述目标存储器,所述文本文档包括以下一种或多种的组合:纯文本文档、二进制文档、JavaScript对象标记语言文档。3.如权利要求1所述的逻辑电路设计的验证方法,其特征在于,所述验证平台通过接口一与所述参考对象进行通信,通过接口二与所述待验对象进行通信,所述验证平台包括:数据输入模块、参考模型模块、数据输出模块及数据比对模块;所述数据输入模块用于将所述配置数据及所述激励数据发送至待验对象;所述数据输出模块用于获取所述待验对象的输出数据,所述参考模型模块用于获取所述参考对象的输出数据,所述数据比对模块用于根据所述参考对象的输出数据及所述待验对象的输出数据,确定所述待验对象的验证结果。4.如权利要求1所述的逻辑电路设计的验证方法,其特征在于,所述通过所述验证平台控制所述参考对象从所述目标存储器中读取所述配置数据及所述激励数据,以使所述参考对象开始仿真计算包括:当所述验证平台启动时,生成控制所述参考对象的进程以启动所述参考对象,并使所述参考对象检测存储所述配置数据及所述激励数据的文本文档;及/或所述通过所述验证平台控制所述参考对象结束仿真计算包括:获取所述验证平台的运行状态数据;将所述运行状态数据以预设格式存储至所述目标存储器中以供所述参考对象进行检测结束状态数据;当所述参考对象检测到所述包...
【专利技术属性】
技术研发人员:韦国恒,田守政,
申请(专利权)人:深圳云天励飞技术有限公司,
类型:发明
国别省市:广东,44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。