一种配置SOCIP核的方法、装置及系统制造方法及图纸

本申请公开了一种配置SOC IP核的方法、装置及系统，涉及集成电路技术领域，为解决SOC系统中CPU工作效率低的问题而发明专利技术。该方法主要包括：配置IP核的通用寄存器的通用寄存器值；获取所述通用寄存器值对应的通用寄存器地址；将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM；获取所述IP核操作和需要配置的IP核寄存器，所述IP核寄存器包括通用寄存器和特殊寄存器；根据所述IP核操作，配置IP核特殊寄存器的特殊寄存器值，所述特殊寄存器为相同操作需要配置的寄存器值不同的寄存器；根据所述IP核操作，生成所述通用寄存器的配置指令，并发送配置指令。本申请主要应用于应用IP核执行操作的过程中。

Method, device and system for configuring SOCIP core

The invention discloses a method for configuring SOC IP, nuclear device and system, relates to the technical field of integrated circuit, which is invented to solve the CPU SOC system and the problem of low efficiency. The method mainly includes: general configuration register IP core general register value; obtaining the general register value corresponding to the address register; general registers of the address register and the value to the static random access memory SRAM; obtaining the IP nuclear operation and need to configure the IP core of the IP nuclear register. Including the general register and register special register; according to the IP nuclear operation, special register configuration of IP kernel special registers, the special register for the same operation need to configure the register value of different registers; according to the IP nuclear operation, generating the general register configuration instruction and send configuration instructions. This application is mainly used in the process of applying IP kernel to perform the operation.

【技术实现步骤摘要】
一种配置SOCIP核的方法、装置及系统
本申请涉及集成电路
，尤其涉及一种配置SOCIP核的方法、装置及系统。
技术介绍
SoC(SystemonChip，片上系统)，是一个有专门目标的集成电路，包含完整系统以及嵌入软件的全部内容。SOC是信息系统核心的芯片集成，一般认为SOC是将CPU(CentralProcessingUnit，中央处理器)、IP(intellectualproperty，知识产权)核、和存储器，集成在单一芯片上，内嵌有基本软件并可载入用户软件的，具有特定用途的标准产品。IP核，也就是知识产权核，是一种可重用的模块，包括逻辑单元和芯片设计。IP核已经通过了设计验证，设计人员以IP核为基础设计专用集成电路或者现场可编程逻辑门阵列，能够减少设计周期。在SOC系统中，通常会集成多个IP核，如PCIE((PeripheralComponentInterconnectExpress，高速串行计算机扩展总线标准)，NANDFLASH(非易失闪存技术)，DDR(DualDataRate，双倍速率同步动态随机存储器)，DMA(DirectMemoryAccess，直接内存存取)等等。SOC系统中的CPU将IP核寄存器对应的寄存器值，写入到IP核寄存器，以此使IP核执行操作。一般情况下CPU通过AHB((AdvancedHighperformanceBus，高级高性能总线)总线配置寄存器值。随着芯片功能越来越复杂，SOC中的IP核需要实现的功能越来越多。现有技术中，IP核在执行操作时，需要配置大量的寄存器，如NANDFLASH进行一次读操作需要配置一百多个寄存器，而CPU通过AHB总线配置IP核的寄存器效率不高，需要上千个循环去配置一次读操作，使得SOC系统中CPU的工作效率较低。
技术实现思路
本申请提供了一种配置SOCIP核的方法、装置及系统，以解决SOC系统中CPU工作效率低的问题。第一方面，本申请提供了一种配置SOCIP核的方法，该方法包括：配置IP核的通用寄存器的通用寄存器值，所述通用寄存器为相同操作需要配置的寄存器值相同的寄存器；获取所述通用寄存器值对应的通用寄存器地址；将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM；获取IP核操作和需要配置的IP核寄存器，所述IP核寄存器包括通用寄存器和特殊寄存器；根据所述IP核操作，配置IP核特殊寄存器的特殊寄存器值，所述特殊寄存器为相同操作需要配置的寄存器值不同的寄存器；根据所述IP核操作，生成所述通用寄存器的配置指令，并发送配置指令，所述配置指令用于将所述SRAM存储的所述通用寄存器值配置到相应的所述通用寄存器中。采用本实现方式，将IP核的通用寄存器值统一写入SRAM中，在需要IP核执行操作时，发送配置指令一次配置完成IP核的通用寄存器，再配置少量的特殊寄存器值，即可完成对IP核的配置。CPU发出少量指令就能完成对IP核的配置，从而提供了CPU的工作效率。结合第一方面，在第一方面第一种可能的实现方式中，所述将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM，包括：划分SRAM存储数据区域；在所述数据区域，顺序写入所述通用寄存器地址和所述通用寄存器值。采用本实现方式，将通用寄存器地址和通用寄存器值都存储在SRAM存储在数据区域，使得SRAM能够直接将通用寄存器值写入通用寄存器地址。结合第一方面，在第一方面第二种可能的实现方式中，所述根据所述IP核操作，生成所述通用寄存器的配置指令，包括：获取所述通用寄存器的通用寄存器地址和通用寄存器值的存储地址；配置将所述通用寄存器值写入所述通用寄存器地址的使能数据；根据所述使能数据和所述存储地址，生成所述配置指令。采用本实现方式，通过使能数据控制是否将存储地址中的通用寄存器值写入通用寄存器地址中。结合第一方面，在第一方面第三种可能的实现方式中，所述获取所述通用寄存器的通用寄存器地址和通用寄存器值的存储地址，包括：获取存储所述通用寄存器的SRAM的基地址；获取所述通用寄存器的地址偏移量；根据所述基地址和所述地址偏移量，计算所述存储地址。采用本实现方式，通过基地址和地址偏移量，能够准确的获得通用寄存器的存储地址。第二方面，本申请还提供了一种配置SOCIP核的装置，所述装置包括第一配置单元，用于配置IP核的通用寄存器的通用寄存器值，所述通用寄存器为相同操作需要配置的寄存器值相同的寄存器；第一获取单元，用于获取所述通用寄存器值对应的通用寄存器地址；写入单元，用于将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM；第二获取单元，用于获取IP核操作和需要配置的IP核寄存器，所述IP核寄存器包括通用寄存器和特殊寄存器；第二配置单元，用于根据所述IP核操作，配置IP核特殊寄存器的特殊寄存器值，所述特殊寄存器为相同操作需要配置的寄存器值不同的寄存器；生成单元，用于根据所述IP核操作，生成所述通用寄存器的配置指令，并发送配置指令，所述配置指令用于将所述SRAM存储的所述通用寄存器值配置到相应的所述通用寄存器中。第三方面，本申请还提供了一种配置SOCIP核的系统，所述系统包括：中央处理器CPU、IP核和SRAM，其中，所述CPU，用于配置IP核的通用寄存器的通用寄存器值，所述通用寄存器为相同操作需要配置的寄存器值相同的寄存器；获取所述通用寄存器值对应的通用寄存器地址；将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM；所述SRAM，用于存储所述通用寄存器地址和所述通用寄存器值；所述CPU，还用于获取IP核操作和需要配置的IP核寄存器，所述IP核寄存器包括通用寄存器和特殊寄存器；根据所述IP核操作，配置IP核特殊寄存器的特殊寄存器值，所述特殊寄存器为相同操作需要配置的寄存器值不同的寄存器；根据所述IP核操作，生成所述通用寄存器的配置指令，并发送配置指令，所述配置指令用于将所述SRAM存储的所述通用寄存器值配置到相应的所述通用寄存器中；所述SRAM，用于接收所述配置指令；根据所述配置指令，配置所述IP核；所述IP核，用于根据所述通用寄存器值和所述特殊寄存器值，执行所述IP核操作。附图说明为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本申请提供的一种配置SOCIP核的方法流程图；图2为本申请提供的将通用寄存器地址和通用寄存器值写入SRAM的方法流程图；图3为本申请提供的生成配置指令的方法流程图；图4为本申请提供的生成配置指令的方法流程图；图5为本申请提供的一种配置SOCIP核的装置组成框图；图6为本申请提供的另一种配置SOCIP核的装置组成框图；图7为本申请提供的一种配置SOCIP核的系统组成框图。具体实施方式SOC是一个有专门目标的集成电路，其中包括多个IP核，在每个启动IP核执行操作时，都需要为IP核配置大量的寄存器。在配置IP核寄存器时，需要耗费大量的CPU资源，影响CPU的工作效率。例如CPU发起5个PCIE操作请求，该操作请求包括读请求和写操作请求，读操作和写操作的寄存器配置是不一样的，但是不同的读操作或者不同的写本文档来自技高网...

【技术保护点】
一种配置SOC IP核的方法，其特征在于，所述方法包括：配置IP核的通用寄存器的通用寄存器值，所述通用寄存器为相同操作需要配置的寄存器值相同的寄存器；获取所述通用寄存器值对应的通用寄存器地址；将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM；获取IP核操作和需要配置的IP核寄存器，所述IP核寄存器包括通用寄存器和特殊寄存器；根据所述IP核操作，配置IP核特殊寄存器的特殊寄存器值，所述特殊寄存器为相同操作需要配置的寄存器值不同的寄存器；根据所述IP核操作，生成所述通用寄存器的配置指令，并发送配置指令，所述配置指令用于将所述SRAM存储的所述通用寄存器值配置到相应的所述通用寄存器中。

【技术特征摘要】
1.一种配置SOCIP核的方法，其特征在于，所述方法包括：配置IP核的通用寄存器的通用寄存器值，所述通用寄存器为相同操作需要配置的寄存器值相同的寄存器；获取所述通用寄存器值对应的通用寄存器地址；将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM；获取IP核操作和需要配置的IP核寄存器，所述IP核寄存器包括通用寄存器和特殊寄存器；根据所述IP核操作，配置IP核特殊寄存器的特殊寄存器值，所述特殊寄存器为相同操作需要配置的寄存器值不同的寄存器；根据所述IP核操作，生成所述通用寄存器的配置指令，并发送配置指令，所述配置指令用于将所述SRAM存储的所述通用寄存器值配置到相应的所述通用寄存器中。2.如权利要求1所述的方法，其特征在于，所述将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM，包括：划分SRAM存储数据区域；在所述数据区域，顺序写入所述通用寄存器地址和所述通用寄存器值。3.如权利要求1所述的方法，其特征在于，所述根据所述IP核操作，生成所述通用寄存器的配置指令，包括：获取所述通用寄存器的通用寄存器地址和通用寄存器值的存储地址；配置将所述通用寄存器值写入所述通用寄存器地址的使能数据；根据所述使能数据和所述存储地址，生成所述配置指令。4.如权利要求3所述的方法，其特征在于，所述获取所述通用寄存器的通用寄存器地址和通用寄存器值的存储地址，包括：获取存储所述通用寄存器的SRAM的基地址；获取所述通用寄存器的地址偏移量；根据所述基地址和所述地址偏移量，计算所述存储地址。5.一种配置SOCIP核的装置，其特征在于，所述装置包括：第一配置单元，用于配置IP核的通用寄存器的通用寄存器值，所述通用寄存器为相同操作需要配置的寄存器值相同的寄存器；第一获取单元，用于获取所述通用寄存器值对应的通用寄存器地址；写入单元，用于将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM；第二获取单元，用于获取IP核操作和需要配置的IP核寄存器，所述IP核寄存器包括通用寄存器和特殊寄存器；第二配置单元，用于根据所述IP核操作，配置IP核特殊寄存器的特殊寄存器...

【专利技术属性】
技术研发人员：陈俊莹，姜黎，彭鹏，
申请(专利权)人：湖南国科微电子股份有限公司，
类型：发明
国别省市：湖南,43