具有根据指令位选择性地使用专用寄存器作为源操作数的指令的保留站制造技术

本发明专利技术提供一种用于使用存储器单元的第一至第四集合及电路扇出生产者指令的结果的计算机处理器核心。存储器单元的所述第一集合是经配置以存储生产者指令的所述结果的专用寄存器。所述第二至第四集合是消费者指令的保留站记录。所述第二集合经配置以存储所述消费者指令的操作代码。所述第三集合经配置以存储所述消费者指令的操作数选择信息。所述第四集合经配置以存储所述消费者指令的操作数。所述电路可经配置以将所述第四集合连接到执行单元，并且响应于所述第三集合中的信息而使所述执行单元经配置以选择性地接收所述第一集合的内容作为所述第二指令的所述操作数。所述消费者指令的格式包含指定用于所述操作代码及所述操作数选择信息的位的集合。

A reserved station with instructions for selectively using a dedicated register as the source operand according to the instruction bit

The present invention provides a computer processor core for using a first to fourth set of memory cells and a result of a circuit fanout producer instruction. The first set of memory cells is a dedicated register configured to store the results of the producer instructions. The second to fourth sets are reserved station records of consumer instructions. The second set is configured to store the instruction code of the consumer instructions. The third set is configured to store operand selection information of the consumer instructions. The fourth set is configured to store the operands of the consumer instructions. The circuit can be configured to be the fourth set connected to the execution unit, and in response to the third set of information and the execution unit to selectively receive the first configuration of the contents of the collection as the operation of the second instruction number. The format of the consumer instruction includes a set specifying the bits used for the operation code and the operand selection information.

【技术实现步骤摘要】
【国外来华专利技术】具有根据指令位选择性地使用专用寄存器作为源操作数的指令的保留站
本文所揭示的方面大体上涉及指令的结果的扇出，且更确切地说，涉及显式数据图形执行(EDGE)指令集架构的指令的结果的扇出。
技术介绍
计算机程序表示作为指令序列的算法。序列的次序称为程序次序。通常，在编程器可理解的源代码中表示的计算机程序中的指令通过编译器重组成由处理单元可执行的机器代码。随着消费者为越来越多的应用程序提供了市场，电子工业一直寻求提高处理单元的速度。同时执行多个指令(即，并行处理)的能力是提高处理单元的速度的一个方法。在并行处理中，处理单元包含多个执行单元。在一个方法中，响应于指令所需的所有操作数已通过执行单元接收，通过所述执行单元执行指令。因为使用此方法，可在通过第二执行单元执行第二指令之前通过第一执行单元执行第一指令，即使第一指令在程序次序中的位置晚于第二指令，所以此处理单元可称为乱序(OOO)处理单元。然而，因为计算机程序通常包含第一指令(即，生产指令)的结果是第二指令(即，消费指令)的操作数的情况，所以OOO处理单元的实施方案需要考虑消费指令的操作数取决于生产指令的情况。当消费指令等待生产指令使其结果可用于消费指令时出现的延迟(即，时延)可逐渐损坏并行处理的优点。解决时延问题的一个策略是具有经配置以包含生产指令结果的目标的标识的生产指令及具有经配置使得保留站的列阵中用于消费指令的操作数的记录位置的标识可为生产指令结果的目标的标识的微架构。以此方式，响应于用于生产指令的执行单元生产生产指令的结果，用于消费指令的执行单元可直接接收生产指令的结果作为操作数。显式数据图形执行(EDGE)指令集架构是经设计以实施此并行处理方法的一组机器代码指令。
技术实现思路
示例性方面可涉及用于扇出第一指令的结果的设备。设备可包含存储器单元及电路。存储器单元可包含第一集合、第二集合、第三集合及第四集合。第一集合可经配置以存储第一指令的结果。第二集合可经配置以存储第二指令的操作代码(即，操作码)。第三集合可经配置以存储第二指令的信息。第四集合可经配置以存储第二指令的操作数。电路可经配置以将第四集合连接到执行单元，并且经配置以响应于第三集合中存在所述信息而使所述执行单元经配置以接收第一集合的内容作为第二指令的操作数。第一集合、第二集合、第三集合及第四集合可不相交。第二指令的格式可包含指定用于操作代码的位的集合及指定用于信息的位的集合。另一示例性方面可涉及用于扇出第一指令的结果的另一设备。其它设备可包含：用于存储第一指令的结果的装置；用于存储第二指令的操作代码的装置；用于存储第二指令的信息的装置；用于存储第二指令的操作数的装置；及用于响应于在用于存储所述信息的所述装置中存在所述信息而使用于执行所述第二指令的装置经配置以接收用于存储所述结果的所述装置的内容作为所述第二指令的操作数的装置。用于存储结果的装置、用于存储操作代码的装置、用于存储信息的装置及用于存储操作数的装置可不相交。第二指令的格式可包含指定用于操作代码的位的集合及指定用于信息的位的集合。又另一示例性方面可涉及用于扇出第一指令的结果的方法。第一指令的结果可存储在存储器单元的第一集合中。第二指令的操作代码可存储在存储器单元的第二集合中。第二指令的信息可存储在存储器单元的第三集合中。可提供存储器单元的第四集合。存储器单元的第四集合可经配置以存储第二指令的操作数。可响应于第三集合中存在所述信息而使执行单元经配置以接收第一集合的内容作为第二指令的操作数。存储器单元的第一集合、存储器单元的第二集合、存储器单元的第三集合及存储器单元的第四集合可不相交。第二指令的格式可包含指定用于操作代码的位的集合及指定用于信息的位的集合。又另一示例性方面可涉及计算机处理器核心。计算机处理器核心可包含阵列及电路。阵列可具有保留站。保留站可具有记录。所述记录可具有存储器单元的第一集合及存储器单元的第二集合。存储器单元的第一集合可经配置以存储指令的操作代码。存储器单元的第二集合可经配置以存储指令的信息。存储器单元的第二集合及存储器单元的第一集合可不相交。指令的格式可包含指定用于操作代码的位的集合及指定用于信息的位的集合。指令可具有指令块。指令块可根据基于块的指令集架构进行配置。电路可经配置以确定存储器单元的第二集合中存在所述信息。电路可经配置以响应于所述确定而选择指令的操作数的源。电路可经配置以执行作为单元的指令块。附图说明在详细描述、所附权利要求书及附图中描述这些及其它样本方面。图1是说明其中可操作基于块的计算机处理单元的系统的实例的框图。图2是说明基于块的计算机处理器核心的实例的框图。图3是说明用于扇出指令的结果的设备的实例的框图。图4是说明图3中所说明的设备的环境的实例的框图。图5至16是说明图3中所说明的设备的变化的实例的框图。图17及18是说明可通过图3至16中所说明的设备执行的指令的格式的实例的图式。图19至23是说明与用于描述系统的操作的实例情形相关联的一些存储器单元及开关的状态的图式，所述系统包含图16中所说明的设备的方面。图24是说明用于扇出指令的结果的方法的实例的流程图。根据惯例，图式中所说明的各种特征可能并非按比例绘制。因此，为了清晰起见，可任意扩大或减小各种特征的尺寸。另外，为了清楚起见，可简化图式中所说明的实施方案。因此，图式可能并未说明给定设备或装置的全部组件。最后，可贯穿说明书及图式使用相同参考标号来表示相同特征。具体实施方式本文所揭示的方面大体上涉及指令的结果的扇出，且更确切地说，涉及显式数据图形执行(EDGE)指令集架构的指令的结果的扇出。在EDGE指令集架构中，计算机程序中的指令可被分配到还可称为块的群组。EDGE指令集架构可经配置以通过根据基于块的微架构配置的乱序(OOO)计算机处理单元操作。在基于块的微架构中，计算机处理单元的计算机处理器核心可经配置以执行作为单元的指令块。EDGE指令集架构可为基于块的指令集架构的实例。基于块的计算机处理器核心可包含多个执行单元。响应于指令所需的所有操作数已通过执行单元接收，可通过所述执行单元执行指令块的指令。在可通过第二执行单元执行第二指令之前可通过第一执行单元执行第一指令是可能的，即使第一指令在程序次序中的位置晚于第二指令。然而，一般来说，基于块的计算机处理单元可经配置，使得在第一指令块在程序次序中的位置早于第二指令块的情况下，在第二指令块的指令开始执行之前第一指令块的指令开始执行。指令块中的指令数可处于一至最大数目(包含地)的范围内。可相对于计算机处理器核心的微架构界定最大数目。举例来说，最大数目可等于计算机处理器核心的保留站的阵列中的保留站数目。举例来说，但非限制性地，如果计算机处理器核心的保留站的阵列具有32个保留站，那么指令块中的指令数目可限制于最大数目32。一般来说，编译器可经配置以根据指令的程序次序将指令分配到指令块。然而，编译器还可经配置以识别或预测指令之间的依赖性并且优选地将指令分配到指令块，使得相依指令被分配到相同指令块。指令块可包含块标头。块标头可至少用于识别一个指令块的指令及区分此指令块与其它指令块。在一个方面中，块标头可包含用于识别指令块中的多个指令的信息。通常，计算机程序可包含源代码中的指令序列，其中第一指令本文档来自技高网...

【技术保护点】
一种用于扇出第一指令的结果的设备，所述设备包括：存储器单元，其包含：第一集合，其经配置以存储所述第一指令的所述结果；第二集合，其经配置以存储第二指令的操作代码；第三集合，其经配置以存储所述第二指令的信息；及第四集合，其经配置以存储所述第二指令的操作数；及第一电路，其经配置以将所述第四集合连接到执行单元，并且经配置以响应于所述第三集合中存在所述信息而使所述执行单元经配置以接收所述第一集合的内容作为所述第二指令的所述操作数；其中所述第一集合、所述第二集合、所述第三集合及所述第四集合不相交；及其中所述第二指令的格式包含指定用于所述操作代码的位的集合及指定用于所述信息的位的集合。

【技术特征摘要】
【国外来华专利技术】2015.02.09 US 14/617,9101.一种用于扇出第一指令的结果的设备，所述设备包括：存储器单元，其包含：第一集合，其经配置以存储所述第一指令的所述结果；第二集合，其经配置以存储第二指令的操作代码；第三集合，其经配置以存储所述第二指令的信息；及第四集合，其经配置以存储所述第二指令的操作数；及第一电路，其经配置以将所述第四集合连接到执行单元，并且经配置以响应于所述第三集合中存在所述信息而使所述执行单元经配置以接收所述第一集合的内容作为所述第二指令的所述操作数；其中所述第一集合、所述第二集合、所述第三集合及所述第四集合不相交；及其中所述第二指令的格式包含指定用于所述操作代码的位的集合及指定用于所述信息的位的集合。2.根据权利要求1所述的设备，其中：所述第二集合的每个存储器单元包括随机存取存储器单元；及所述第三集合的每个存储器单元包括触发器。3.根据权利要求1所述的设备，其中所述第一电路包括至少一个开关。4.根据权利要求3所述的设备，其中所述至少一个开关包括以下各项中的至少一者：中继器、微机电开关、半导体装置、晶体管、多路复用器、导通门，或其任何组合。5.根据权利要求1所述的设备，其中：保留站阵列中的保留站的记录包含所述第二集合、所述第三集合及所述第四集合；及保留站的所述阵列不包括所述第一集合。6.根据权利要求1所述的设备，其中所述第一集合包含第一子集及第二子集，所述第四集合包含第三子集及第四子集，所述第三子集经配置以存储所述第二指令的第一操作数，所述第四子集经配置以存储所述第二指令的第二操作数，并且所述第一电路经配置以响应于所述第三集合中存在所述信息而使所述执行单元经配置以接收所述第一子集的内容作为所述第二指令的所述第一操作数及接收所述第二子集的内容作为所述第二指令的所述第二操作数。7.根据权利要求1所述的设备，其中所述第一集合包含第一子集及第二子集，所述第三集合包含第三子集及第四子集，所述第四集合包含第五子集及第六子集，所述第三子集经配置以存储所述第二指令的第一信息，所述第四子集经配置以存储所述第二指令的第二信息，所述第五子集经配置以存储所述第二指令的第一操作数，所述第六子集经配置以存储所述第二指令的第二操作数，并且所述第一电路经配置以使：响应于所述第三子集中存在所述第一信息，所述执行单元经配置以接收所述第一子集的内容作为所述第二指令的所述第一操作数；及响应于所述第四子集中存在所述第二信息，所述执行单元经配置以接收所述第二子集的内容作为所述第二指令的所述第二操作数。8.根据权利要求1所述的设备，其中所述存储器单元进一步包括经配置以存储所述第二指令的谓词操作数的第五集合，所述第二指令的所述格式进一步包含指定用于所述谓词操作数的位的集合，所述第一集合包含第一子集及第二子集，并且所述第一电路经配置以响应于所述第三集合中存在所述信息而使：所述执行单元经配置以接收所述第一子集的内容作为所述第二指令的所述操作数；及所述第五集合经配置以接收所述第二子集的内容作为所述第二指令的所述谓词操作数。9.根据权利要求1所述的设备，其中所述存储器单元进一步包括经配置以存储所述第二指令的谓词操作数的第五集合，所述第二指令的所述格式进一步包含指定用于所述谓词操作数的位的集合，所述第一集合包含第一子集及第二子集，所述第三集合包含第三子集及第四子集，所述第三子集经配置以存储所述第二指令的第一信息，所述第四子集经配置以存储所述第二指令的第二信息，并且所述第一电路经配置以使：响应于所述第三子集中存在所述第一信息，所述执行单元经配置以接收所述第一子集的内容作为所述第二指令的所述操作数；及响应于所述第四子集中存在所述第二信息，所述第五集合经配置以接收所述第二子集的内容作为所述第二指令的所述谓词操作数。10.根据权利要求1所述的设备，其中所述存储器单元进一步包括经配置以存储所述第一指令的所述结果的第五集合，所述信息经配置以具有第一值或第二值中的一者，并且所述第一电路经配置以使：响应于所述第三集合中存在具有所述第一值的所述信息，所述执行单元经配置以接收所述第一集合的所述内容作为所述第二指令的所述操作数；及响应于所述第三集合中存在具有所述第二值的所述信息，所述执行单元经配置以接收所述第五集合的内容作为所述第二指令的所述操作数。11.根据权利要求1所述的设备，其进一步包括第二电路，所述第二电路经配置以防止所述执行单元经配置以接收所述第一集合的所述内容，直到在所述第一指令的所述结果已存储在所述第一集合中之后。12.根据权利要求11所述的设备，其中所述存储器单元进一步包括经配置以存储所述第一指令的所述结果的第五集合，并且所述第二电路进一步经配置以防止所述执行单元经配置以接收所述第五集合的内容，直到在所述第一指令的所述结果已存储在所述第五集合中之后。13.根据权利要求1所述的设备，其中所述第一集合包含第一子集及第二子集，并且进一步包括第二电路，所述第二电路经配置以防止所述执行单元经配置以接收所述第一集合的所述内容，直到所述第一指令的所述结果已存储在所述第一子集或所述第二子集中的至少一者中之后。14.根据权利要求1所述的设备，其中所述第一集合包含第一子集及第二子集，并且进一步包括经配置以防止所述执行单元经配置以接收以下项的第二电路：所述第一子集的内容，直到在所述第一指令的所述结果已存储在所述第一子集中之后；及所述第二子集的内容，直到在所述第一指令的所述结果已存储在所述第二子集中之后。15.根据权利要求1所述的设备，其中所述第一集合包含第一子集及第二子集，所述存储器单元进一步包括经配置以存储所述第二指令的谓词操作数的第五集合，所述第二指令的所述格式进一步包含指定用于所述谓词操作数的位的集合，并且进一步包括第二电路，所述第二电路经配置以防止所述执行单元及所述第五集合经配置以接收所述第一集合的所述内容，直到在所述第一指令的所述结果已存储在所述第一子集或所述第二子集中的至少一者中之后。16.根据权利要求1所述的设备，其中所述第一集合包含第一子集及第二子集，所述存储器单元进一步包括经配置以存储所述第二指令的谓词操作数的第五集合，所述第二指令的所述格式进一步包含指定用于所述谓词操作数的位的集合，并且进一步包括经配置以防止以下操作的第二电路：所述执行单元经配置以接收所述第一子集的内容，直到在所述第一指令的所述结果已存储在所述第一子集中之后；及所述第五集合经配置以接收所述第二子集的内容，直到在所述第一指令的所述结果已存储在所述第二子集中之后。17.一种用于扇出第一指令的结果的设备，所述设备包括：用于存储所述第一指令的所述结果的装置；用于存储第二指令的操作代码的装置；用于存储所述第二指令的信息的装置；用于存储所述第二指令的操作数的装置；及用于响应于在用于存储所述信息的装置中存在所述信息而使用于执行所述第二指令的装置经配置以接收用于存储所述结果的所述装置的内容作为所述第二指令的所述操作数的装置；其中用于存储所述结果的所述装置、用于存储所述操作代码的所述装置、用于存储所述信息的所述装置及用于存储所述操作数的所述装置不相交；及其中所述第二指令的格式包含指定用于所述操作代码的位的集合及指定用于所述信息的位的集合。18.根据权利要求17所述的设备，其进一步包括用于防止用于执行所述第二指令的所述装置经配置以接收用于存储所述结果的所述装置的所述内容，直到在所述第一指令的所述结果已存储在用于存储所述结果的所述装置中之后的装置。19.一种用于扇出第一指令的结果的方法，所述方法包括：将所述第一指令的所述结果存储在存储器单元的第一集合中；将第二指令的操作代码存储在存储器单元的第二集合中；将所述第二指令的信息存储在存储器单元的第三集合中；提...

【专利技术属性】
技术研发人员：G·M·赖特，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US