稳压电路制造技术

本实用新型专利技术公开了稳压电路，包括：控制单元，包括数字滤波电路和模拟比较电路，稳压电路的输出电压采样通过模拟比较电路与基准电压比较，控制单元根据比较的结果输出控制信号；时钟产生单元，根据模拟比较电路输出的控制信号输出相应的时钟信号；和输出单元，包括输出工作电压的驱动晶体管和驱动所述驱动晶体管栅极的电荷泵。当输出电压低于基准电压时，电荷泵根据时钟信号对输出晶体管的栅极升压，当输出电压高于基准电压时，电荷泵的电容根据时钟信号与输出晶体管栅极进行电荷分配，以将输出电压降压。该稳压电路在异相时钟的控制下对内部电源电压进行适度调节，避免使用大的补偿电容，具有响应速度快，抗电源噪声效果好，易集成的优点。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电源电路。更具体地，本技术涉及当电源电压不稳定或者被噪声干扰时能够稳定地输出电压的稳压电路。
技术介绍
现代集成电路的应用环境越来越复杂。当电流跳变非常剧烈，有很多频率器件作用，能量向外辐射时，电路会出现噪声故障。电流急剧变化引起电源电压变化，会使共用同一电源的电路运行不稳定。另外，随着电子系统的复杂化，电路中涉及多种电源，由外部电源产生的工作中的电源由于电路内部的噪声同样会有波动。这个问题随着信号速度越来越快，集成电路芯片的供电电压的越来越小变得更为严重。除此之外，电子设备无论是由交流市电经过整流(或交流适配器)后供电，还是由蓄电池组供电，工作过程中的电源电压都将在很大范围内变化。例如，单体锂离子电池充足电时的电压为4.2V，放完电后的电压为2.3V，变化幅度很大。这个问题在对电源电压敏感的电路中显得尤为突出。因此，在设计对电源敏感的电路中需要采取一些措施以最大限度地去除电源噪声和电源波动。现有的方法是采用低压差线性稳压器（LDO）电路结构为精密的电子设备供电，LDO是通过其反馈回路对输出电压进行调节从而提供稳定的直流输出电压。这种结构通常需要大的旁路电容集成在电路内部，这是比较困难的，因此其对于电路内部的噪声响应速度较慢。
技术实现思路
为了克服现有稳压电路对噪声响应速度慢、补偿电容大的缺点，本实用新型的目的之一在于提供新型的稳压电路，该电路可以对电源噪声做出快速反应并且不需要大的补偿电容。根据本技术的一个方面，提供的稳压电路包括：控制单元，包括数字滤波电路和模拟比较电路，所述稳压电路的输出电压采样与基准电压在所述模拟比较电路中比较，所述模拟比较电路根据所述比较的结果输出控制信号；时钟相位产生单元，根据比较器输出的控制信号输出相应的时钟信号；和驱动栅极泵和驱动电路，根据所述时钟信号输出相应的电压，其中，当所述输出电压低于基准电压时，所述电荷泵根据所述时钟信号驱动所述输出晶体管将输出电压升压；当所述输出电压高于基准电压时，所述电荷泵的电容根据所述时钟信号与输出晶体管栅极进行电荷分配，以将所述输出电压降压。在一些实施方式中，所述模拟比较电路具有输出电压采样信号输入端和基准电压输入端，所述比较器的输出端分别通过与非门、反相器和触发器后输出数字信号。在一些实施方式中，还包括选择器电路，所述数字信号通过所述选择器电路连接于所述模拟比较电路的输出电压采样输入端。在一些实施方式中，所述电荷泵为双PMOS电荷泵，所述电容由MOS管构成。所述驱动栅极泵和驱动电路还包括多个并联的用作电容的MOS管和选择性连接所述用作电容的MOS管的开关。在一些实施方式中，数字滤波电路可以采用D触发器，所述模拟比较电路的输出输入至D触发器，所述D触发器接收来自所述时钟产生单元的时钟信号，仅在该时钟信号的边沿对所述模拟比较电路的输出进行采样，以输出控制信号。所述模拟比较电路和所述数字滤波电路集成于单个数字比较器中。根据本技术的另一方面，提供了一种电源电路的稳压方法，所述电源电路包括电压输出晶体管和电荷泵电路，所述方法包括：将电源电路的电压输出的采样与基准电压比较，根据所述比较的结果，通过时钟信号控制所述电压输出晶体管栅极与电荷泵的电容的电荷分配，以调节所述电源电路的电压输出。在一些实施方式中，所述电荷泵和电容之间的电荷分配包括：当所述采样的电压高于基准电压时，所述电压输出晶体管栅极的电荷在所述时钟信号控制下向所述电荷泵中的电容释放以降低输出电压，和当所述采样电压低于基准电压时，所述电容在所述时钟信号控制下向所述电压输出晶体管栅极释放电荷，以升高输出电压。在一些实施方式中，还包括，通过时钟控制信号控制对所述采样的电压信号与基准电压的比较结果输出进行有效采样，以仅在所述时钟控制信号的边沿输出控制信号。根据上述方面，为了便于集成并保证精度，本技术采用工作在数字信号域的数字滤波器取代完全工作在模拟信号域的模拟滤波器，其处理的对象是模拟信号经由采样器件转换而得到的数字信号。数字滤波器得到的信号通过控制电路控制调节电路，当内部电压低于目标电压（基准电压），用一级或更多级的电荷泵提高NMOS栅极驱动；当内部电压高于目标电压（基准电压），将NMOS栅极电荷输送至电容，降低NMOS栅极驱动电压。为了消除片内噪声的影响，本技术没有采用通常的放大器控制的NMOS或者PMOS驱动管结构，而是采用了数字控制逻辑控制的NMOS驱动，因为任何低电流放大器都很难抵抗来自电源的剧烈波动。当电压高过基准电压则降低NMOS驱动栅极电压，反之则将NMOS驱动管的栅极电压泵高。当负载加大时，NMOS的栅源电压（VGS）自动加大，可以快速地反应而不依赖放大器带宽。根据一些实施方式，可以在比较器的采样电压输入端加上选择器电路，所述控制单元输出的数字信号通过所述选择器电路连接于所述比较器的输出电压采样输入端。使得控制电路可以减少启动次数。例如，当VDD的电压在2.1v～2.3v之间，即分压点的电压在基准电压附近时，电荷泵没有动作；当VDD的电压低于2.1v，即分压点的电压低于基准电压时，栅电荷泵将驱动管栅极电压提高；当VDD的电压高于2.3v，输出电压的晶体管的栅极电容将与一个电容进行电荷再分配以降低输出电压的晶体管的栅极电压。环路滤波电路是保证系统稳定性的。对于高速交流峰值电流（ACpeakcurrent）的要求，栅源电压加大会有自反馈的效应。其有益效果是，比依赖环路放大器的LDO结构响应速度更快，而且不用大的补偿电容，抗电源噪声效果更好。时钟产生单元为电压输出电路的电荷泵提供相位不交叠的时钟。在一些实施方式中，电路采用反馈链路来产生时钟。本实施方式中的输出单元可以将NMOS驱动管的栅极电压从缺省的VDD1.2v～1.8v泵到2.2v+Vtn，并经过控制单元中的数字滤波电路和模拟比较电路进行控制。在一些实施方式中，电路中电荷泵采用双PMOS结构（也可以根据需要输出电压的大小选择更多级的电荷泵），通过用作电容的晶体管的选择使电压升高/电荷分配的步调上下一致，即，使偏高的电压回归目标值的时间与偏低的电压回归目标值的时间基本一致。由此，还可使电路的工作状态较为平衡。根据本技术，当输出电压VDD过高时，输出电压的晶体管的栅极电荷会与电荷泵中的电容分享，并拉低驱动管栅极电位实现调节。本文档来自技高网...

【技术保护点】
稳压电路，包括：控制单元，包括数字滤波电路和模拟比较电路，所述稳压电路的输出电压采样通过所述模拟比较电路与基准电压比较，所述控制单元根据所述比较的结果输出控制信号；时钟产生单元，根据所述控制信号输出相应的时钟信号；和输出单元，包括输出工作电压的输出晶体管和驱动所述输出晶体管栅极的电荷泵，其中，当所述输出电压低于基准电压时，所述电荷泵根据所述时钟信号对输出晶体管的栅极升压；当所述输出电压高于基准电压时，所述电荷泵的电容根据所述时钟信号与输出晶体管栅极进行电荷分配，以将所述输出电压降压。

【技术特征摘要】
1.稳压电路，包括：
控制单元，包括数字滤波电路和模拟比较电路，所述稳压电路的输出
电压采样通过所述模拟比较电路与基准电压比较，所述控制单元根据所述
比较的结果输出控制信号；
时钟产生单元，根据所述控制信号输出相应的时钟信号；和
输出单元，包括输出工作电压的输出晶体管和驱动所述输出晶体管栅
极的电荷泵，
其中，当所述输出电压低于基准电压时，所述电荷泵根据所述时钟信
号对输出晶体管的栅极升压；当所述输出电压高于基准电压时，所述电荷
泵的电容根据所述时钟信号与输出晶体管栅极进行电荷分配，以将所述输
出电压降压。
2.根据权利要求1所述的稳压电路，其中所述模拟比较电路具有输出
电压采样信号输入端和基准电压输入端，所述模拟比较电路的输出端分别
通过与非门、反相器和触发器后输出数字信号。

【专利技术属性】
技术研发人员：陆虹，王佳宁，孙轶君，景欣，
申请(专利权)人：中国电子科技集团公司第四十七研究所，
类型：新型
国别省市：辽宁;21