A filter capacitor can eliminate the influence of ESR series circuit, the capacitor C1 and the capacitor C2 in series with C3 and C4 capacitors in parallel, connected between the input and the ground, and a capacitor C1 and is connected with a resistor R1 and capacitor C2 is connected with a resistor R2, a resistor R1 and a resistor R2 with equal resistance, combination of the invention the use of resistance and capacitance, increasing the capacitance voltage value, and makes each capacitor divider, excluding the influence of different capacitor ESR.
【技术实现步骤摘要】
本专利技术涉及滤波电容的串联使用，特别涉及一种可排除ESR影响的滤波电容串联电路。
技术介绍
一般的电容串联中2电容直接串联，这样的缺点是2个电容上的分压不均匀，随器件的ESR不同差别很大，导致分压大的电容降额不足，可靠性降低。
技术实现思路
为了克服上述现有技术的不足，本专利技术的目的在于提供一种可排除ESR影响的滤波电容串联电路，采用给电容并联大电阻的方式产生分压，固定电容上的电压。为了实现上述目的，本专利技术采用的技术方案是：一种可排除ESR影响的滤波电容串联电路，电容C1和电容C2串联，再与电容C3以及C4并联后，接在输入与地之间，与电容C1并联接有电阻R1，与电容C2并联接有电阻R2，电阻R1和电阻R2阻值相等。与现有技术相比，本专利技术使用电阻和电容的组合，增大了电容的耐压值，并使得每个电容的分压确定，排除了电容ESR不同的影响。附图说明附图为本专利技术的结构示意图。具体实施方式下面结合附图和实施例对本专利技术进行更详尽的说明。如图所示，本专利技术为一种可排除ESR影响的滤波电容串联电路，电容C1和电容C2串联，再与电容C3以及C4并联后，接在输入与地之间，与电容C1并联接有电阻R1，与电容C2并联接有电阻R2，电阻R1和电阻R2阻值相等。本方案中电容C1、C2、C3、C4形成一组输入滤波电路，由于R1和R2的存在，其中R1和R2阻值...
【技术保护点】
一种可排除ESR影响的滤波电容串联电路，电容C1和电容C2串联，再与电容C3以及C4并联后，接在输入与地之间，其特征在于，与电容C1并联接有电阻R1，与电容C2并联接有电阻R2，电阻R1和电阻R2阻值相等。
【技术特征摘要】
1.一种可排除ESR影响的滤波电容串联电路，电容C1和电容C2串联，再与
电容C3以及C4并联后，接在输入与地之间...
【专利技术属性】
技术研发人员：杨立斌，
申请(专利权)人：西安威正电子科技有限公司，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。