一种压阻检测基板、显示面板及显示装置制造方法及图纸

本发明专利技术公开了一种压阻检测基板、显示面板及显示装置，各压阻检测电路包括：第一晶体管、第二晶体管、固定电阻和压感电阻；固定电阻的第一端与第一电压信号端相连，第二端与第一节点相连；压感电阻的第一端与第一节点相连，第二端接地；第一晶体管的栅极与第一节点相连，源极与第二电压信号端相连，漏极与第二晶体管的源极相连；第二晶体管的栅极与扫描信号线相连，漏极与读取信号线相连。在进行压感检测时，通过确定触控前后读取信号线读取的电压信号变化，可以去除第一晶体管阈值电压对读取出的电压信号的影响，以提高检测精度。并且，仅在检测时开启第二晶体管，使压阻检测电路为主动式检测，不易受到漏电流的影响，可以提高压感检测的灵敏度。

Piezoresistive detection substrate, display panel and display device

The invention discloses a piezoresistive detection substrate, display panel and display device, the piezoresistive detection circuit includes a first transistor, a second transistor, fixed resistance and pressure resistance; and the first end of the first voltage signal fixed resistor connected to second terminal and the first node is connected to the first end; pressure sensitive resistance. With the first node, the second end is grounded; a gate of the first transistor is connected with the first node, the source and the second voltage signal is connected to the drain and the source of the second transistor connected to the gate of the second transistor; and a scan signal line connected to the drain is connected with the read signal line. When the sense of pressure is detected, the influence of the threshold voltage of the first transistor on the read out voltage signal can be removed by determining the change of the voltage signal read by the read and read signal line before and after the touch control, so as to improve the detection accuracy. In addition, the second transistor is opened at the time of detection, so that the piezoresistive detection circuit is actively detected, and the sensitivity of the sense of pressure detection can be improved without being affected by the leakage current.

【技术实现步骤摘要】
一种压阻检测基板、显示面板及显示装置
本专利技术涉及检测
，尤其涉及一种压阻检测基板、显示面板及显示装置。
技术介绍
目前的压阻阵列式传感器的具体结构如图1所示，包括：设置在非检测区的栅极驱动电路(GateDriver)以对检测区的多条扫描信号线进行逐行扫描，设置在非检测区的模拟电路01(AnalogCircuit)通过多路分配器MUX对检测区的多条读取信号线执行讯号转换及读取，以及设置在检测区的呈阵列排布的多个压阻检测电路。具体地，压阻检测电路如图2所示，由一个压阻传感器PR、一个选择开关TFT和一个电阻式电压放大器组成；压阻传感器PR的电阻为RX，压阻检测电路的输出VOU的电压为RF/RX×VB，因此，可以通过检测输出VOU的变化来得知压阻的变化。由于上述压阻检测电路中的压阻传感器PR是连接到电阻式电压放大器后进行检测输出，因此压阻检测电路属于常开状态，进而电流便会常漏，在操作时便会有N×VB/RX的漏电流，其中N为压阻检测电路列的数目，导致压阻检测过程中漏电流较大，不利于最后的检测结果精度。并且，由于上述压阻检测电路中的选择开关TFT、走线电阻和压阻传感器PR为串联关系，而选择开关TFT的电阻与器件本身特性有关，而走线电阻和走线的长度有关，因此测到的输出就会不稳定，有可能造成最后的检测结果出现误差。因此，如何提高压阻检测的精度，是本领域急需解决的技术问题。
技术实现思路
有鉴于此，本专利技术实施例提供了一种压阻检测基板、显示面板及显示装置，用以解决现有的压阻检测精度不高的问题。因此，本专利技术实施例提供了一种压阻检测基板，包括：衬底基板，设置于所述衬底基板的检测区的多个压阻检测电路，多条读取信号线和多条扫描信号线；其中，各所述压阻检测电路包括：第一晶体管、第二晶体管、固定电阻和压感电阻；所述固定电阻的第一端与第一电压信号端相连，第二端与第一节点相连；所述压感电阻的第一端与所述第一节点相连，第二端接地；所述第一晶体管的栅极与所述第一节点相连，源极与第二电压信号端相连，漏极与所述第二晶体管的源极相连；所述第二晶体管的栅极与所述扫描信号线相连，漏极与所述读取信号线相连。在一种可能的实现方式中，在本专利技术实施例提供的上述压阻检测基板中，所述压阻检测电路呈阵列排布；每列各所述压阻检测电路与同一条所述读取信号线相连，每行各所述压阻检测电路与同一条所述扫描信号线相连；或，每行各所述压阻检测电路与同一条所述读取信号线相连，每列各所述压阻检测电路与同一条所述扫描信号线相连。在一种可能的实现方式中，在本专利技术实施例提供的上述压阻检测基板中，还包括：设置于非检测区的恒流源、放大器、采集电路和模数转换器；其中，每条所述读取信号线的一端与一一对应的所述恒流源相连，且每条所述读取信号线的一端与一一对应的所述放大器的输入端相连；所述放大器的输出端与所述采集电路的输入端相连；所述采集电路的输出端与所述模数转换器的输入端相连。在一种可能的实现方式中，在本专利技术实施例提供的上述压阻检测基板中，所述采集电路包括：开关器件和电容；其中，所述开关器件的一端与所述放大器的输出端相连，所述开关器件的另一端作为输出端通过所述电容接地。在一种可能的实现方式中，在本专利技术实施例提供的上述压阻检测基板中，多个所述采集电路与一个所述模数转换器相连，与同一所述模数转换器相连的各所述采集电路中的所述开关器件分时导通。在一种可能的实现方式中，在本专利技术实施例提供的上述压阻检测基板中，所述压感电阻的第一端和第二端在未受压力时为断开状态，所述压力电阻的电阻值随着所受压力的变大而减小。另一方面，本专利技术实施例还提供了一种显示面板，包括本专利技术实施例提供的上述压阻检测基板，以及设置于所述衬底基板的显示区的多个像素电路。在一种可能的实现方式中，在本专利技术实施例提供的上述显示面板中，所述衬底基板的显示区和检测区为同一区域；所述像素电路包括：开关晶体管、驱动晶体管和有机发光二极管；所述有机发光二极管设置于所述开关晶体管和所述驱动晶体管之上；所述开关晶体管的源漏极、所述驱动晶体管的源漏极、所述第一晶体管的源漏极和所述第二晶体管的源漏极同层设置于源漏金属层；所述开关晶体管的有源层、所述驱动晶体管的有源层、所述第一晶体管的有源层和所述第二晶体管的有源层同层设置于半导体层；所述源漏极金属层设置于所述半导体层与所述有机发光二极管之间。在一种可能的实现方式中，在本专利技术实施例提供的上述显示面板中，所述固定电阻和所述压感电阻设置于所述衬底基板与所述半导体层之间；还包括：与各所述固定电阻的第一端一一对应连接的多个第一电极，各所述第一电极作为所述第一电压信号端；与各所述压感电阻的第二端连接的接地电极；分别与各所述固定电阻的第二端和各所述压感电阻的第一端一一对应连接的多个第二电极，各所述第二电极作为第一节点。在一种可能的实现方式中，在本专利技术实施例提供的上述显示面板中，所述接地电极、所述压感电阻、所述第二电极、所述固定电阻和所述第一电极在所述衬底基板上依次层叠设置。在一种可能的实现方式中，在本专利技术实施例提供的上述显示面板中，所述开关晶体管的栅极和所述驱动晶体管的栅极同层设置于栅极金属层，所述栅极金属层设置于所述源漏金属层和所述半导体层之间；所述第一电极设置于所述半导体层与所述固定电阻之间；各所述第二电极部分与所述固定电阻交叠，部分与所述第一晶体管的有源层交叠作为所述第一晶体管的栅极。在一种可能的实现方式中，在本专利技术实施例提供的上述显示面板中，各所述第一晶体管还包括设置于所述栅极金属层中的浮空栅极。在一种可能的实现方式中，在本专利技术实施例提供的上述显示面板中，所述开关晶体管的栅极、所述驱动晶体管的栅极、所述第一晶体管的栅极和第二晶体管的栅极同层设置于栅极金属层，所述栅极金属层设置于所述半导体层与所述第二电极之间；所述固定电阻设置于所述栅极金属层与所述第二电极之间；各所述第二电极部分与所述固定电阻交叠，部分与所述第一晶体管的栅极交叠且通过过孔连接。在一种可能的实现方式中，在本专利技术实施例提供的上述显示面板中，各所述第一电极设置于所述源漏金属层中，或设置于所述栅极金属层中。另一方面，本专利技术实施例还提供了一种显示装置，包括：本专利技术实施例提供上述显示面板。本专利技术实施例的有益效果包括：本专利技术实施例提供的一种压阻检测基板、显示面板及显示装置，在衬底基板的检测区设置的各压阻检测电路包括：第一晶体管、第二晶体管、固定电阻和压感电阻；其中，固定电阻的第一端与第一电压信号端相连，第二端与第一节点相连；压感电阻的第一端与第一节点相连，第二端接地；第一晶体管的栅极与第一节点相连，源极与第二电压信号端相连，漏极与第二晶体管的源极相连；第二晶体管的栅极与扫描信号线相连，漏极与读取信号线相连。在对压阻检测电路处的压感进行采集时，通过扫描信号线使第二晶体管处于导通状态，这时第一节点的电位会控制第一电压信号端流经第一晶体管的电压大小，以控制传输到与第二晶体管的漏极连接的读取信号线的电压信号大小，通过判断读取信号线输出的电压信号大小可以确定出压阻检测电路的压感情况，并且，通过确定在触控之前和触控之后读取信号线读取的电压信号变化，可以去除第一晶体管阈值电压对读取出的电压信号的影响，从而可以提高检测精度。并且，仅在采集检测时开启第二晶体管，使压阻检测本文档来自技高网...

【技术保护点】
一种压阻检测基板，其特征在于，包括：衬底基板，设置于所述衬底基板的检测区的多个压阻检测电路，多条读取信号线和多条扫描信号线；其中，各所述压阻检测电路包括：第一晶体管、第二晶体管、固定电阻和压感电阻；所述固定电阻的第一端与第一电压信号端相连，第二端与第一节点相连；所述压感电阻的第一端与所述第一节点相连，第二端接地；所述第一晶体管的栅极与所述第一节点相连，源极与第二电压信号端相连，漏极与所述第二晶体管的源极相连；所述第二晶体管的栅极与所述扫描信号线相连，漏极与所述读取信号线相连。

【技术特征摘要】
1.一种压阻检测基板，其特征在于，包括：衬底基板，设置于所述衬底基板的检测区的多个压阻检测电路，多条读取信号线和多条扫描信号线；其中，各所述压阻检测电路包括：第一晶体管、第二晶体管、固定电阻和压感电阻；所述固定电阻的第一端与第一电压信号端相连，第二端与第一节点相连；所述压感电阻的第一端与所述第一节点相连，第二端接地；所述第一晶体管的栅极与所述第一节点相连，源极与第二电压信号端相连，漏极与所述第二晶体管的源极相连；所述第二晶体管的栅极与所述扫描信号线相连，漏极与所述读取信号线相连。2.如权利要求1所述的压阻检测基板，其特征在于，所述压阻检测电路呈阵列排布；每列各所述压阻检测电路与同一条所述读取信号线相连，每行各所述压阻检测电路与同一条所述扫描信号线相连；或，每行各所述压阻检测电路与同一条所述读取信号线相连，每列各所述压阻检测电路与同一条所述扫描信号线相连。3.如权利要求1所述的压阻检测基板，其特征在于，还包括：设置于非检测区的恒流源、放大器、采集电路和模数转换器；其中，每条所述读取信号线的一端与一一对应的所述恒流源相连，且每条所述读取信号线的一端与一一对应的所述放大器的输入端相连；所述放大器的输出端与所述采集电路的输入端相连；所述采集电路的输出端与所述模数转换器的输入端相连。4.如权利要求3所述的压阻检测基板，其特征在于，所述采集电路包括：开关器件和电容；其中，所述开关器件的一端与所述放大器的输出端相连，所述开关器件的另一端作为输出端通过所述电容接地。5.如权利要求4所述的压阻检测基板，其特征在于，多个所述采集电路与一个所述模数转换器相连，与同一所述模数转换器相连的各所述采集电路中的所述开关器件分时导通。6.如权利要求1-5任一项所述的压阻检测基板，其特征在于，所述压感电阻的第一端和第二端在未受压力时为断开状态，所述压力电阻的电阻值随着所受压力的变大而减小。7.一种显示面板，其特征在于，包括如权利要求1-6任一项所述的压阻检测基板，以及设置于所述衬底基板的显示区的多个像素电路。8.如权利要求7所述的显示面板，其特征在于，所述衬底基板的显示区和检测区为同一区域；所述像素电路包括：开关晶体管、驱...

【专利技术属性】
技术研发人员：郑智仁，郭玉珍，王鹏鹏，丁小梁，曹学友，韩艳玲，刘伟，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11