固态成像设备，控制固态成像设备的方法技术

固态成像设备包括：像素阵列单元，其具有以矩阵形式二维布置的多个像素和沿列方向布置的多个信号线；对应于各自的信号线提供的且将通过信号线从像素输出的模拟信号转换为数字信号A/D转换单元；以及切换单元，对下述通过每个信号线输出的模拟信号到数字信号的转换进行切换，该通过每个信号线输出的模拟信号到数字信号的转换使用对应于传送模拟信号的信号线提供的A/D转换单元和对应于不是传送模拟信号的信号线的信号线而提供的A/D转换单元的任一个。

【技术实现步骤摘要】
固态成像设备，控制固态成像设备的方法以及程序本申请是申请日为2012年9月20日、申请号为201210352684.2、专利技术名称“固态成像设备，控制固态成像设备的方法以及程序”的专利技术专利申请的分案申请。
本公开涉及包括像素阵列单元的固态成像设备、控制固态成像设备的方法，以及用于控制固态成像设备的程序，像素阵列单元具有以矩阵形式二维布置的多个像素和沿列方向布置的多个信号线，以及对应于每个信号线提供A/D(模拟/数字)转换单元，且该转换单元将通过信号线从像素输出的模拟信号转换为数字信号。固态成像设备中的像素相加(adding)方法被认为是在像素的浮动扩散部分(以下称为FD)上的累加和输出像素的电荷的FD相加方法、通过读出线同时地读取多个像素信号并且使用连接到读出信号线的负载MOS电路相加该像素信号的源跟随器(sourcefollower)相加方法、使用列ADC电路中的计数器电路进行数字的相加(addition)的计数器相加方法，以及将多个电容器并联连接到列ADC电路中比较器的输入端以及相加多个垂直信号线的信号的容量相加方法。将参照图29到图31B描述Bayer布置(Bayerarrangement)的抽取(decimation)读取中的像素相加。图29是说明当Bayer布置用作颜色滤色器阵列(colorfilterarray)时使用列ADC电路进行的像素相加的例子的图。图30是图29中所示的列ADC电路中的像素相加时的时序图，并且图31A和图31B是当使用图29中所示的列ADC电路时的读出图像(readingimage)。在图29中所示的Bayer布置中，用作亮度信号的主要分量的G滤色器(filter)在棋盘(checkerboard)形中以一个像素的间隔排布，R和B滤色器在棋盘形中以纵向和横向的一个像素的间距(pitch)排布在剩余的像素处，并且R和B滤色器排布为倾斜地偏离一个像素。图29所示的像素阵列由藉由通过浮动扩散部分(以下称为FD)连接垂直和水平2x2的四个像素而共享该FD的像素单元(以下称为FD共享像素单元)配置。在图29中所示的配置中，进行了相加和相加求平均，例如，作为R1和R2，G1和G3，G2和G4，B1和B2，R3和R4，G5和G7，G6和G8，以及B3和B4，共享相同的垂直信号线，相同颜色的像素顺序地输入到垂直方向的列ADC电路，使用每列的列ADC电路进行A/D转换，并且然后由计数器进行相加和相加求平均(例如，参见日本未经审查的专利申请公开No.2006-033454)。例如，如图30所示，首先，选择像素R1和像素R3，像素R1的像素信号输出到垂直信号线VSL1，且像素R3的像素信号输出到垂直信号线VSL2。然后选择像素R2和像素R4，像素R2的像素信号输出到垂直信号线VSL1，且像素R4的像素信号输出到垂直信号线VSL2。即，像素R1和R2的像素信号顺序地输出到垂直信号线VSL1，且像素R3和R4的像素信号顺序地输出到垂直信号线VSL2。因此，像素R1和R2的像素信号都由计数器CNT1计数，且像素R3和R4的像素信号都由计数器CNT2计数。类似地，剩余的像素被顺序地选择且输出到垂直信号线，且输出经受了计数器的计数相加的数字数据。图31A是在列ADC电路中相加的状态下的读出图像，并且从列ADC电路输出的图像对应于其中抽取一半垂直方向上的像素的数目的情况下的状态。之后，从列ADC电路输出的像素的A/D转换值传送到后阶的逻辑信号处理电路，且在其中在水平的方向上进行相加和相加求平均。图31B是在逻辑信号处理电路中相加的状态下的读取图像，并且从逻辑信号处理电路输出的图像对应于其中在垂直和水平两者方向上的像素的数目被抽取一半的情况下的状态。近来，在固态成像设备中，作为亮度信号的主要分量的白色可以用在颜色滤色器阵列的颜色布置中(例如，参见日本未经检索的专利申请公开No.2010-136226)。图32是包括白色的颜色滤色器阵列的颜色布置的例子。在图32所示的颜色布置中，白色的滤色器在棋盘形中以一个像素的间距排布，且RGB色滤色器均一地排布在剩余的像素处。更具体地，R和B滤色器以横向和纵向的两像素的间距布置在棋盘形中，R和B滤色器排布为倾斜地偏离一个像素，且剩余的像素为G滤色器。在这种情况下，G滤色器布置在斜带形中。在这样的颜色布置中，难以使用列ADC电路进行相加和相加求平均。因此，从列ADC电路输出的像素的A/D转换值传送到后阶的逻辑信号处理电路，在其中由计算处理进行垂直方向相加和相加求平均以及水平方向相加和相加求平均。在使用图29所示的颜色布置的同时当进行逻辑信号处理电路中的相加和相加求平均的抽取的处理时，4x4像素布置中的所有16个像素被选择，且使用对应于每个垂直信号线提供的列ADC电路进行AD转换从而进行相加和相加求平均。即，同样在抽取输出时，需要操作所有的ADC电路，且列ADC电路中的耗电量没有减少。需要将由AD转换获得的相加和相加求平均值传送到后阶的逻辑信号处理单元，并且需要在水平的方向上进行相加和相加求平均。因此后阶的逻辑信号处理单元必须配备用于处理接收的值的电路或线路存储器，而这引起电路规模、操作速度和耗电量中的任一项的增加。当然，逻辑信号处理单元中的这些缺点即使在上述图32中所示的包括白色滤色器阵列的颜色布置的情况下也是同样的。在上述相关的技术中在FD相加方法、源跟随器相加方法、计数器相加方法和容量相加方法中，当使用了图32中所示的颜色布置时，物理上难以使用连接到其它垂直信号线的像素中的相加和相加求平均进行抽取输出。在容量相加方法的情况下，有可能使用连接到相邻的垂直信号线的像素中的相加和相加求平均进行抽取输出，但不能进行替代其中没有进行抽取的输出方法。
技术实现思路
期望提供一种固态成像设备，控制该固态成像设备的方法，以及用于控制该固态成像设备的程序，可以基于连接到其它的垂直信号线的像素中的相加和相加求平均进行抽取输出，而不增加电路规模、操作速度和耗电量。根据本公开的一个实施例，提供了一种固态成像设备，包括：像素阵列单元，其具有以矩阵形式二维布置的多个像素和沿列方向布置的多个信号线；A/D转换单元，对应于各自的信号线提供的且将通过信号线从像素输出的模拟信号转换为数字信号；以及切换单元，对下述通过每个信号线输出的模拟信号到数字信号的转换进行切换，该通过每个信号线输出的模拟信号到数字信号的转换使用对应于传送模拟信号的信号线提供的A/D转换单元和对应于不是传送模拟信号的信号线的信号线而提供的A/D转换单元的任一个。如上所述的固态成像设备包括各种实施方式，例如，该固态成像设备实施为另一个装置中提供的固态成像设备，或由另一种方法而实施。本技术可以实现为配备有该固态成像设备的成像系统，具有对应于上述设备的配置的处理的方法，用于使得计算机执行对应于上述设备配置的功能的程序，在其中记录了该程序的计算机可读记录介质，以及制造该固态成像设备的方法。如上所述，根据本技术，有可能提供一种能够基于连接到其它的垂直信号线的像素中的相加和相加求平均进行抽取输出而不增加电路规模、操作速度和耗电量的固态成像设备。附图说明图1是说明固态成像设备的配置的框图。图2是说明根据第一实施例的列处理单元的图。图本文档来自技高网...

【技术保护点】
一种成像设备，包括：像素阵列，包括以矩阵图案布置的多个像素单元，其中所述多个像素单元包含被配置为生成第一模拟信号的第一像素单元，以及被配置为生成第二模拟信号的第二像素单元；参考信号发生器，配置为生成参考信号；第一比较器，耦接至所述第一像素单元，并配置为将所述参考信号与所述第一模拟信号进行比较；第二比较器，耦接至所述第二像素单元，并配置为将所述参考信号与所述第二模拟信号进行比较；第一切换电路，耦接至所述第一比较器的输出端子和第一计数器的输入端子；第二切换电路，耦接至所述第二比较器的输出端子和第二计数器的输入端子；第三切换电路，耦接至所述第一比较器的输出端子和第二计数器的输入端子；以及第四切换电路，耦接至所述第二比较器的输出端子和第一计数器的输入端子。

【技术特征摘要】
2011.09.22 JP JP2011-2073681.一种成像设备，包括：像素阵列，包括以矩阵图案布置的多个像素单元，其中所述多个像素单元包含被配置为生成第一模拟信号的第一像素单元，以及被配置为生成第二模拟信号的第二像素单元；参考信号发生器，配置为生成参考信号；第一比较器，耦接至所述第一像素单元，并配置为将所述参考信号与所述第一模拟信号进行比较；第二比较器，耦接至所述第二像素单元，并配置为将所述参考信号与所述第二模拟信号进行比较；第一切换电路，耦接至所述第一比较器的输出端子和第一计数器的输入端子；第二切换电路，耦接至所述第二比较器的输出端子和第二计数器的输入端子；第三切换电路，耦接至所述第一比较器的输出端子和第二计数器的输入端子；以及第四切换电路，耦接至所述第二比较器的输出端子和第一计数器的输入端子。2.根据权利要求1所述的成像设备，其中所述第一像素单元包含多个光电二极管，其中所述多个光电二极管中的至少一个被配置为通过滤色器接收光，所述滤色器被配置为透射红光、蓝光、绿光。3.根据权利要求1所述的成像设备，其中所述第一切换电路的第一端子耦接至所述第一比较器的所述输出端子；其中所述第一切换电路的第二端子耦接至所述第一计数器的所述输入端子；其中所述第二切换电路的第一端子耦接至所述第二比较器的所述输出端子；其中所述第二切换电路的第二端子耦接至所述第二计数器的所述输入端子；其中所述第三切换电路的第一端子耦接至所述第一比较器的所述输出端子；其中所述第三切换电路的第二端子耦接至所述第二计数器的所述输入端子；其中所述第四切换电路的第一端子耦接至所述第二比较器的所述输出端子；以及其中所述第四切换电路的第二端子耦接至所述第一计数器的所述输入端子。4.根据权利要求1所述的成像设备，其中所述第一比较器经由在第一方向上延伸的第一信号线耦接至所述第一像素单元；以及其中所述第一比较器在垂直于所述第一方向的第二方向上与所述第二比较器相邻排布。5.根据权利要求1所述的成像设备，其中所述第一像素单元包含多个光电二极管；以及其中所述多个光电二极管共享浮动扩散、放大晶体管以及选择晶体管中的至少一个。6.根据权利要求1所述的成像设备，其中所述矩阵图案为Bayer图案。7.根据权利要求1所述的成像设备，进一步包括：切换电路控制器，配置为控制所述第一、第二、第三以及第四切换电路；其中所述切换电路控制器被配置为选择性地激活所述第一切换电路或所述第三切换电路；以及其中所述切换电路控制器被配置为选择性地激活所述第二切换电路或所述第四切换电路。8.根据权利要求7所述的成像设备，其中所述切换电路控制器被配置为以第一切换状态或第二切换装置控制所述第一、第二、第三以及第四切换电路；其中在所述第一切换状态中，所述第一切换电路和所述第二切换电路被激活；以及其中在所述第二切换状态中，所述第三...

【专利技术属性】
技术研发人员：川口隆，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本,JP