针对视频的基于定时的校正器制造技术

提供了稳定来自模拟视频信号的视频定时信号的设备。在一个实施例中，这种设备包括视频PLL控制器和垂直同步(Vsync)信号发生器。该设备输出数字视频数据的时钟，其中时钟跟随来自模拟视频的Vsync信号，但是在针对时钟的抖动要求内。

【技术实现步骤摘要】
【国外来华专利技术】针对视频的基于定时的校正器
本公开总体上涉及视频处理，更具体地涉及用于稳定视频定时的基于定时的校正器。
技术介绍
模拟视频(例如，诸如NTSC、PAL和SECAM的格式的复合视频，其有时被称为CVBS)具有通常由垂直同步(Vsync)信号和水平同步(Hsync)信号定义的定时。然而，由这些信号定义的定时可能以不符合针对数字视频的要求的方式漂移。例如，当转换成数字时，可以使用模拟锁相环(APLL)来锁定模拟视频。然而，模拟视频的定时可以变化。例如，水平行定时可以在更长和更短的持续时间之间漂移。模拟视频信号可以用可变定时来采样，并且因此产生也在定时上变化的数字视频信号。可变性可能非常大，使得所得到的数字视频信号将不符合。例如，数字视频信号可以由具有比模拟定时的可变性更严格的抖动要求的像素时钟来时钟控制。例如，高清晰度多媒体接口(HDMI)规范将时钟抖动限制在大约0.3Tbit，这是时钟周期上的约为3％的抖动容限。容限也可以由其他要求的驱动，诸如对音频信号的更严格的要求。例如，某些电视机只允许+/-1或+/-2音频符合性测试规范步长的变化。基于定时的校正器(TBC)可以用于调整视频定时信号。帧TBC可以通过使用稳定的振荡器和帧缓冲器来平滑视频显示。针对模拟视频的每个帧的数字数据被存储到帧缓冲器，并且然后根据基于振荡器的固定频率时钟传输出帧缓冲器。以这种方式，数字视频数据由时钟来时钟控制，其稳定性由振荡器的稳定性而不是模拟定时信号的稳定性确定。然而，该解决方案是昂贵的，因为它需要足够大的缓冲器来至少存储整个数据帧。这需要硅面积和引脚资源。相比之下，行TBC缓冲几行视频数据而不是整个帧。缓冲的行由基于稳定振荡器的时钟来时钟控制输出。这比帧TBD成本更低，但是行TBC有其自己的缺点。行TBC丢弃或重复视频数据不是不常见的，即使在正常播放模式期间。因为输入视频定时可以显著变化，所以在行缓冲器中接收的视频内容可以显著变化。在行缓冲器中接收的视频内容可能不足以用于显示，或者视频内容可能超过行缓冲器的容量。因此，当将音频视频信号转换成数字时，需要更好的解决方案来稳定视频定时信号。
技术实现思路
本公开的实施例涉及一种稳定视频定时信号的设备。各种实施例被配置为基于模拟视频信号的输入Vsync信号生成输出视频时钟信号，但不超过对输出视频时钟信号的抖动要求。在一个实现中，这样的设备包括视频PLL控制器和Vsync发生器。视频PLL控制器可以包括相位频率检测器、数字滤波器和限制器模块。Vsync发生器可以包括像素时钟发生器和视频定时发生器。视频PLL控制器基于输入Vsync信号和输出Vsync信号之间的差来生成分数。Vsync发生器生成视频定时信号的集合，包括输出Hsync、输出Vsync和数据使能(“DE”)。视频定时信号的集合可以与视频数据、输入Vsync信号和输入Hsync信号一起被提供给TBC控制器。视频数据可以根据输入定时信号被写入行缓冲器，并且根据输出定时信号从行缓冲器中读出。这种类型的设备可以用于很多应用，包括将模拟视频信号转换成数字视频信号。在一个实现中，该设备由CVBS解码器、TBC控制器、行缓冲器和HDMI编码器来实现。该设备调节模拟视频信号的视频定时信号，使得来自行缓冲器的输出视频的输出视频时钟符合抖动要求。各种实施例可以包括完全可控的锁相环(“PLL”)，其包括模拟PLL和数字PLL。可以调节时钟频率以跟随输入Vsync速率并且符合抖动要求。可以避免图片滚动、正常播放模式下的人造图片、视频黑屏、音频静音问题和很多其他问题。其他方面包括与前述相关的组件、设备、系统、改进、方法、过程、应用和其他技术。附图说明通过结合附图考虑以下详细描述，可以容易地理解本文公开的实施例的教导。图1是用于将模拟视频信号转换成数字视频数据和对应的时钟的示例设备的框图。图2是适于在图1的设备中使用的用于稳定定时信号的示例基于定时的校正器的框图。图3是适于在图2的基于定时的校正器中使用的数字滤波器的框图。具体实施方式附图和以下描述仅通过说明的方式涉及各种实施例。应当注意，从下面的讨论中，本文中公开的结构和方法的替代实施例将被容易地识别为可以在不脱离本文中讨论的原理的情况下采用的可行的替代方案。现在将详细参考几个实施例，其示例在附图中示出。值得注意的是，在可行的情况下，类似或相似的附图标记可以在附图中使用，并且可以指示类似或相似的功能。图1是用于将模拟视频信号转换成数字视频数据和对应的时钟的示例设备的框图。设备100包括CVBS解码器110、基于定时的校正器(TBC)150、TBC控制器155、行缓冲器160和HDMI编码器190。在该示例中，CVBS解码器耦合到TBC150和TBC控制器155。TBC150耦合到TBC控制器155，TBC控制器155耦合到行缓冲器160。行缓冲器160还耦合到HDMI编码器190。HDMI编码器仅是示例。也可以使用除了HDMI之外的数字视频格式。CVBS解码器110利用诸如垂直同步(Vsync)信号和水平同步(Hsync)信号的定时信号将输入视频信号解码为数字视频数据。在一些实施例中，输入视频信号是模拟视频信号的采样版本。例如，数字视频数据可以是视频帧的YUV格式。也可以使用其他数字视频格式。由CVBS解码器生成的定时信号将被称为“输入”定时信号，因为它们基于来自模拟视频信号的定时信号，并且将经受与原始模拟定时信号相同的定时可变性。例如，输入Vsync和Hsync信号(在图中表示为输入Vs、Hs)可以是模拟Vsync和Hsync信号的采样版本。如果输出视频时钟直接基于这些输入Vsync和Hsync信号，则它也将经受相同的定时变化，这可能使输出视频时钟不符合其定时要求。TBC150稳定这些定时信号，使得输出视频时钟信号符合其抖动要求。在该示例中，TBC150接收时间变化的输入Vsync信号，并且在仍然尝试跟随输入Vsync信号的同时生成更稳定的输出Vsync信号。从输出Vsync信号生成输出Hsync信号。这些调节后的信号、而不是输入Vsync和Hsync信号用于定时数字视频数据。也就是说，输出视频时钟信号是基于输出Vsync和Hsync信号而不是基于输入Vsync和Hsync信号生成的。TBC控制器155接收数字视频数据和定时信号的多个集合。这些可以来自CVBS解码器110和TBC150二者。TBC控制器155基于这些定时信号来控制行缓冲器160。在图1的示例中，数字视频数据被写入由CVBS解码器110生成的原始定时信号(即，输入Hsync和Vsync信号以及数据使能(DE))时钟控制的行缓冲器160中。数字视频从由TBC150生成的定时信号(即，输出Hsync和Vsync信号以及数据使能(DE))时钟控制的行缓冲器中读出数据。TBC可以自动重新调节输出时钟频率以跟随输入Vsync速率。图片显示可以很快恢复正常。例如，当源视频处于最坏情况时，输出视频内容可能被破坏。换句话说，源视频的定时信号中的过度变化可能导致被破坏的视频内容，因为行缓冲器不能补偿巨大的定时变化。当源视频从最坏情况恢复正常时，可以重置行缓冲器写和读指针，使得输出视频可以立即重置为正常。根据由TBC150生成的定时信号，将数字本文档来自技高网...

【技术保护点】
一种用于基于模拟视频信号的输入垂直同步(Vsync)信号来生成输出Vsync信号的设备，基于所述输出Vsync信号来服从对输出视频时钟信号的抖动要求，所述设备包括：相位频率检测器，被配置为生成所述输入Vsync信号与所述输出Vsync信号之间的相位差；数字滤波器，被配置为对所述相位差滤波以产生Vsync调节信号；限制器模块，被配置为限制所述Vsync调节信号，使得所述输出视频时钟信号符合所述抖动要求；以及Vsync发生器，被配置为基于限制的所述Vsync调节信号来调节所述输出Vsync信号的定时，以跟随所述输入Vsync信号。

【技术特征摘要】
【国外来华专利技术】1.一种用于基于模拟视频信号的输入垂直同步(Vsync)信号来生成输出Vsync信号的设备，基于所述输出Vsync信号来服从对输出视频时钟信号的抖动要求，所述设备包括：相位频率检测器，被配置为生成所述输入Vsync信号与所述输出Vsync信号之间的相位差；数字滤波器，被配置为对所述相位差滤波以产生Vsync调节信号；限制器模块，被配置为限制所述Vsync调节信号，使得所述输出视频时钟信号符合所述抖动要求；以及Vsync发生器，被配置为基于限制的所述Vsync调节信号来调节所述输出Vsync信号的定时，以跟随所述输入Vsync信号。2.根据权利要求1所述的设备，其中所述限制器模块修剪所述Vsync调节信号以保持低于与对所述输出视频时钟的所述抖动要求一致的预定义的频率。3.根据权利要求1所述的设备，其中所述输出视频时钟信号是针对与所述模拟视频信号对应的数字视频数据的像素时钟信号，所述设备还包括：像素时钟发生器，被配置为根据限制的所述Vsync调节信号来生成所述像素时钟信号，其中所述像素时钟信号符合所述抖动要求。4.根据权利要求3所述的设备，其中：所述像素时钟发生器包括数字锁相环(DPLL)，所述数字锁相环(DPLL)被配置为根据具有基本周期和偏移的水平同步(Hsync)周期来生成Hsync信号，所述偏移基于分数步长；以及所述限制器模块包括分数步长控制器，所述分数步长控制器被配置为基于限制的所述Vsync调节信号来输出所述分数步长。5.根据权利要求4所述的设备，其中所述像素时钟发生器包括分频器，所述分频器被配置为对所述像素时钟信号的频率进行分频。6.根据权利要求4所述的设备，其中所述分数步长控制器被配置为针对视频的每个帧周期性地更新所述分数步长。7.根据权利要求4所述的设备，其中所述分数步长控制器被配置为针对视频的预定义的数目的行的每个集合周期性地更新...

【专利技术属性】
技术研发人员：刘根林，张冰，
申请(专利权)人：美国莱迪思半导体公司，
类型：发明
国别省市：美国,US