用于在相同衬底上制造光电检测器与晶体管的单片集成技术制造技术

在此引入的各种技术的实例包括(但不限于)在浅沟槽隔离形成期间台面高度调节方法、晶体管通孔第一方法和多个吸收层方法。如下文中进一步描述，本文引入的技术包括多个方面，所述多个方面能单独地和/或共同地解决或缓解涉及在相同衬底上制造PD和晶体管的一个或多个传统限制，如在上文讨论的可靠性、性能和工艺温度问题。

【技术实现步骤摘要】
【国外来华专利技术】用于在相同衬底上制造光电检测器与晶体管的单片集成技术优先权要求本申请要求2014年11月24日提交的美国临时专利申请案第62/083,321号；2015年2月5日提交的美国临时专利申请案第62/112,615号；2015年7月16日提交的美国临时专利申请案第62/193,129号；以及2015年7月26日提交的美国临时专利申请案第62/197,098号的优先权；其中所有其全文以引用的方式并入本文中。
本公开的实施例涉及半导体器件设计，并且更具体地说涉及半导体光电检测器和晶体管的单片集成。
技术介绍
通过大数据、云端计算以及其它计算机网络和电信应用推动，对高速电信装置的需求逐渐增加。能够超过25Gbps的传输速率的高速光学发射器和接收器(或本文统称为“收发器”)已经吸引公众的注意。虽然光学收发器受欢迎，但是半导体光电检测器(PD)制造技术常常不同，并且有时甚至与其它类型的半导体器件制造技术(如用于金属氧化物半导体(MOS)晶体管的那些技术)不兼容。因此，分别地从其它相关集成电路(例如，跨阻抗放大器(TIA)碎片)制造和包装常规PD器件。不幸的是，此分离已变成高频通信的瓶颈。为了克服此限制，优选地在相同芯片上制造PD器件和TIA，其被称为PD和TIA的“单片集成”。然而，随着此类单片集成出现了各种问题。附图说明本公开的一个或多个实施例借助于实例示出且不限制在附图的图示中，其中相似的参考指示类似的元件。这些附图不必按比例绘制。图1为具有正入射角光电检测器(PD)和互补金属氧化物半导体(CMOS)场效应晶体管(FET)的常规单片集成半导体结构的横截面视图。图2为结合所公开技术的一个或多个方面的单片集成半导体结构的横截面视图。图3A至图3R为示出用于根据一些实施例的制造图2的半导体结构的各种工艺步骤的横截面视图。图4A为结合所公开技术的一个或多个方面的另一种单片集成半导体结构的横截面视图。图4B为在图4A中示出的结构变体的单片集成半导体结构的横截面视图。图5A至图5Q为示出用于根据一些实施例制造图4A的半导体结构的各种工艺步骤的横截面视图。图6A为结合所公开的技术的一个或多个方面的又一种单片集成半导体结构的横截面视图。图6B至图6C为其为图6A中示出的结构变体的单片集成半导体结构的横截面视图。图7A至图7J为示出用于根据一些实施例制造图6A的半导体结构的各种工艺步骤的横截面视图。图8A至图8B为包括用于PD和晶体管的不同尺寸填充形状的单片集成半导体结构的俯视图和横截面视图。图9A和图9B为在此引入的单片集成技术的一个或多个方面可施用到其的附加光电检测器形成方法的横截面视图。具体实施方式可以观察到，光学收发器的前述高频瓶颈的一个主要原因是在光学器件(例如，光电检测器(PD)或传感器)和其它电路(例如，跨阻抗放大器(TIA)、其它放大器或模/数转换器(ADC))之间的物理分离。用于接受光学信号的典型光学器件可为P-I-N二极管，其包括具有相反电极性的两个高度掺杂的半导体层(即，一个“p型”并且一个“n型”)和夹在两层之间的光子吸收层(即，“本征”)。另一方面，放大器通常包括一组晶体管(例如，互补金属氧化物半导体(CMOS)或双极和CMOS技术的组合(BiCMOS))。在P-I-NPD的情形下，术语“高度掺杂”通常可理解为具有高于1018cm-3的掺杂浓度；术语“本征”通常可理解为具有低于1017cm-3的掺杂浓度。如上文所介绍，为了克服此限制，优选地在相同芯片上制造PD器件和晶体管(例如，TIA)，其被称为PD和晶体管的“单片集成”。然而，随着此类单片集成出现了各种问题。其中，单片集成的一个重要问题是在PD器件(其高度通常在500nm到3μm的范围内)和CMOS晶体管(其高度通常为约100nm)之间的大台阶高度差。在两种类型器件之间的天然台阶高度差如此大的情况下，当用于形成接触插塞的标准中间段工艺(MOL)制造方法应用于这两种器件时，晶体管的MOL接触插塞高度需要大量升高以便匹配PD的高度。这在图1中示出。图1为具有正入射角PD器件110和CMOS场效应晶体管(FET)(MOSFET)器件120的常规单片集成半导体结构100的横截面视图。器件110和器件120两者在通常为硅基的衬底102上制造。另外在图1中示出分离PD110和晶体管120的浅沟槽隔离(STI)特征108。STI为集成电路特征，其阻止或降低在相邻半导体器件部件之间的电流泄漏。在形成晶体管之前，STI特征108通常在半导体器件制造工艺期间早期形成。STI工艺的实例关键步骤包括在硅衬底102的顶表面上蚀刻沟槽的图案，沉积一种或多种介电材料(例如，二氧化硅)以填充沟槽，和去除过量电介质。在衬底102上形成STI特征之后，随后器件可在这些隔离的“岛”上形成，其被称作台面(例如，台面104(1)和台面104(2))。在集成电路(IC)芯片制造工业中，制造半导体晶片的工艺被分成不同阶段或组的步骤。这些阶段一般被称为前段工艺(FEOL)、中间段工艺(MOL)和后段工艺(BEOL)。FEOL阶段通常是指用于在半导体晶片上或其中形成器件(例如，晶体管)的阶段，例如形成掺杂区、有源区域等。MOL阶段为其中导电结构连接到FEOL器件的阶段。BEOL阶段为用于最终晶片加工的阶段，其中有源区连接到外部电路。应注意，这里引入的技术的一个或多个方面具有破坏在单片集成期间用于制造光电检测器的FEOL、MOL和BEOL中的传统界限(和与其相关联的限制)的影响；因此，出于本公开的目的，当形成晶体管器件时FEOL阶段结束(即，无其接触插塞)，并且在沉积第一互连金属层(M1)时BEOL阶段开始，所有与光电检测器器件的制造进展无关。具体地说，在典型IC芯片构建中，MOL阶段将FEOL阶段桥接到BEOL阶段。如同说，FEOL阶段形成半导体器件，BEOL阶段形成互连件和布线。MOL阶段通常通过使用防止BEOL金属扩散到FEOL器件的互连材料连接FEOL和BEOL。具体地说，FEOL晶体管器件通常使用单晶和/或多晶硅加工。BEOL互连件通常由多个低电阻率金属制成；大的导体为铜或铝。如果铜或铝扩散到FEOL硅基器件中，那么它可致使晶体管特性衰退。这是MOL连接的主要原因。此连接通常由耐火金属(如钨)和可能的一些阻挡层(如氮化钛(TiN)和钛钨(TiW))制成。虽然与其它金属相比钨具有较高电阻率，但是期望其防止铜扩散同时仍然维持足够的导电性的能力。此外，耐火金属通常具有比铜或铝高得多的抗电迁移性，由此在高电应力下提供较好的器件可靠性。如图1中所示，在PD110和晶体管120之间的大台阶高度差情况下，晶体管的MOL接触插塞130的高度需要大大升高以匹配PD的高度。然而，用于器件的接触插塞(类似于在金属互连层之间的通孔)通常通过使用定向干式蚀刻产生或打开，这本身提供用于电连接的朝向晶体管源极/漏极区域的锥形形状。具有此锥形性质和考虑到用于特定半导体技术的源极和漏极区域之间的距离通常是固定的，如果接触插塞的高度太大，那么用于晶体管120的源极和漏极的接触插塞可变得彼此太接近或甚至彼此重叠，如由图1的区域132示出。这呈现严重的可靠性问题，因为区域132可容易地在晶体管120的源极和漏极区域本文档来自技高网...

【技术保护点】
一种用于在相同半导体衬底上制造光电检测器和晶体管的方法，所述方法包含：(1)在半导体衬底上，在其中将形成所述光电检测器的区域上方外延地生长所述光电检测器的光吸收材料的第一层；(2)在所述生长所述光吸收材料的第一层之后，形成用于所述晶体管的金属接触插塞的至少一层；以及(3)在所述形成金属接触插塞的至少一层之后，形成所述光电检测器的光吸收材料的第二层，其中所述光吸收材料的第二层在所述光吸收材料的所述第一层顶上形成，使得具有基本上相同材料的所述两层的光吸收材料形成用于所述光电检测器的单个光吸收区。

【技术特征摘要】
【国外来华专利技术】2014.11.24 US 62/083,321;2015.02.05 US 62/112,615;1.一种用于在相同半导体衬底上制造光电检测器和晶体管的方法，所述方法包含：(1)在半导体衬底上，在其中将形成所述光电检测器的区域上方外延地生长所述光电检测器的光吸收材料的第一层；(2)在所述生长所述光吸收材料的第一层之后，形成用于所述晶体管的金属接触插塞的至少一层；以及(3)在所述形成金属接触插塞的至少一层之后，形成所述光电检测器的光吸收材料的第二层，其中所述光吸收材料的第二层在所述光吸收材料的所述第一层顶上形成，使得具有基本上相同材料的所述两层的光吸收材料形成用于所述光电检测器的单个光吸收区。2.根据权利要求1所述的方法，其中在适合于所述光电检测器的光吸收材料的温度下执行所述外延地生长所述光吸收材料的第一层以在异质表面上外延地生长。3.根据权利要求1所述的方法，其中在适合于所述光电检测器的光吸收材料的温度下执行所述形成所述光吸收材料的第二层以在同质表面上外延地生长。4.根据权利要求1所述的方法，其中在低于所述外延地生长所述光吸收材料的第一层的温度下执行所述形成所述光吸收材料的第二层。5.根据权利要求1所述的方法，其中在低于所述晶体管的所述形成的金属接触插塞的容限温度的温度下执行所述形成所述光吸收材料的第二层。6.根据权利要求1所述的方法，其中在高于所述晶体管的所述形成的金属接触插塞的容限温度的温度下执行所述外延地生长所述光吸收材料的第一层。7.根据权利要求1所述的方法，其中所述外延地生长所述光吸收材料的第一层包含：在高于所述晶体管的所述形成的金属接触插塞的容限温度的温度下执行表面清洁处理。8.根据权利要求1所述的方法，其中所述光吸收材料的第二层的顶表面高于所述晶体管的金属互连件的最低层的底表面。9.根据权利要求1所述的方法，其中所述形成所述光吸收材料的第二层包含：去除在来自前述工艺的所述光电检测器上方沉积的材料以暴露所述光吸收材料的第一层。10.根据权利要求9所述的方法，其中所述形成所述光吸收材料的第二层包含：在所述光吸收材料的第一层顶上外延地生长所述光吸收材料的第二层，至少直至所述单个光吸收区的高度高于所述晶体管的所述金属接触插塞的至少一层。11.根据权利要求1所述的方法，其中通过使用单独的光刻工艺形成所述光吸收材料的第一层和第二层。12.根据权利要求11所述的方法，其中所述单独的光刻工艺在构成所述单个光吸收区的结构上保持侧壁未对准。13.根据权利要求1所述的方法，其进一步包含：在所述形成具有开口的所述光吸收材料的第二层之前，在所述开口的侧壁上形成钝化间隔物以钝化所述光吸收材料的第二层从而降低器件暗电流。14.根据权利要求1所述的方法，其进一步包含：在所述光吸收材料的第一层或第二层上生长具有衬底材料的钝化层；以及定向地蚀刻所述钝化层以在所述光吸收材料的第一层或第二层上形成钝化间隔物。15.一种器件，其包含：半导体衬底；在所述半导体衬底上形成的半导体晶体管；以及在所述半导体衬底上形成的半导体光电检测器，其中所述半导体光电检测器的光吸收材料的顶表面高于所述半导体晶体管的金属互连件的最低层的底表面。16.根据权利要求15所述的器件，其进一步包含：在所述光吸收材料上的钝化间隔物。17.根据权利要求16所述的器件，其进一步包含在所述半导体光电检测器的侧壁上的钝化间隔物，其中所述钝化间隔物降低器件暗电流。18.根据权利要求15所述的器件，其进一步包含：所述晶体管的接触插塞，其中所述晶体管的所述接触插塞由在中间段工艺(MOL)制造阶段期间形成的耐火材料制成；以及所述光电检测器的接触插...

【专利技术属性】
技术研发人员：郑斯璘，陈书履，
申请(专利权)人：光澄科技股份有限公司，
类型：发明
国别省市：中国台湾,71