具有细粒度功率门控的非易失性铁电逻辑制造技术

介绍了一种装置，所述装置包括：第一功率域，其具有将由第一可切换正电源和第一可切换负电源供电的第一倒相器；以及第二功率域，其具有包括p型和n型FE‑FET的第二倒相器，所述第二倒相器具有耦合到所述第一倒相器的输出的输入。

【技术实现步骤摘要】
具有细粒度功率门控的非易失性铁电逻辑
技术介绍
功率门控减少了待机泄露功率，其改善了用于移动设备的电池寿命。但是，常规的功率门控具有限制。例如，利用金属氧化物半导体场效应晶体管(MOSFET)，逻辑状态被存储在总是供电的存储器或锁存器中以避免功率门控期间的数据丢失。这消耗了功率并且增加了复杂性。此外，从功率门控的域到另一个功率域的信号交叉(crossing)需要隔离门(防火墙)以保护正确的电路功能。这产生了功率、面积和延迟开销。另外地，当为了最小化泄露功率所需而以更加细粒度(granular)水平施加功率门控时，上述限制最为严重。因此，以当前的晶体管和电路技术不可能实现高细粒度的功率门控。附图说明从以下给出的具体说明并且从本公开内容的各个实施例的附图中将更加全面地理解本公开内容的实施例，但是所述具体说明和附图不应当被视为将公开内容限制为具体实施例，而仅仅是出于说明和理解的目的。图1A-C示出根据本公开内容的一些实施例的显示了铁电(FE)晶体管的存储器原理的图。图1D示出FE晶体管来描述图1A-C。图2示出根据本公开内容的一些实施例的具有可切换源极和漏极电压的FE倒相器。图3示出根据本公开内容的一些实施例的具有可切换源极和漏极电压的、用于进行精细功率门控的FE倒相器的链。图4示出根据本公开内容的一些实施例的显示了用于生成可切换源极和漏极电压的时钟相位的图。图5A-B示出根据本公开内容的一些实施例的显示了利用FE状态保持器件的功率域交叉的电路。图6示出根据本公开内容的一些实施例的具有减少的动态功率的FE逻辑门的链。图7示出根据本公开内容的一些实施例的具有用于粗糙功率门控的FE器件的集成电路(IC)的一部分。图8示出根据一些实施例的具有用于功率门控的FE器件的智能设备或计算机系统或SoC(片上系统)。具体实施方式一些实施例介绍了用于低开销功率门控状态保持和隔离的铁电场效应晶体管(FE-FET)。在一些实施例中，功率门控状态保持和隔离的功能本征地提供给晶体管和逻辑门，并且不需要附加的电路。在一些实施例中，二进制电压信号概念适应于低于FE-FET门的磁滞跳变点的第三中间电压，使得该门保持之前的编程状态。根据一些实施例，这用于既提供非易失性存储器并且提供用于功率域交叉的隔离。利用各个实施例的电路和器件，局域化的功率门控信号可以仅仅对当前操作所需的逻辑单元供电。在以下的描述中，讨论了各种细节以提供本公开内容的实施例的更加彻底的说明。但是，对于本领域技术人员显而易见的是本公开内容的实施例可以在没有这些具体细节的情况下来实施。在其他实例中，以方框图形式而非具体地示出了公知的结构和设备，以避免使本公开内容的实施例模糊不清。注意在实施例相应的附图中，用线条来表示信号。一些线条可能较粗，以指示更多组成的信号路径，并且/或者在一端或多端具有箭头，以指示主要的信息流动方向。这种指示并不旨在进行限制。相反，线条是与一个或多个示例性实施例结合起来使用的，以助于更加容易理解电路或逻辑单元。任何表示的信号，如设计需要或偏好所规定的，可能实际上包括一个或多个信号，其可以在任一方向上行进并且可以利用任何适当类型的信号方案来实施。在整个说明书当中并且在权利要求书中，术语“连接”指的是连接的事物之间的直接电连接或者磁性连接，而没有中间设备。术语“耦合”指的是连接的事物之间的直接电连接或者磁性连接，或者是通过一个或多个无源或有源中间设备的间接连接。术语“电路”指的是被设置为彼此合作以提供期望的功能的一个或多个无源和/或有源部件。“一”和“该”的含义包括多个指代。“中”的含义包括“中”和“上”。术语“缩放”通常指将设计(示意和布图)从一个工艺技术转换到另一个工艺技术并且随之减小布图面积。术语“缩放”还通常指在同一技术节点内缩小布图和器件的尺寸。术语“缩放”还可以指相对于另一参数(例如电源电平)来调节信号频率(例如，减慢或者加速，即相应地缩小或增大)。术语“基本上”、“接近”、“大致”、“靠近”、以及“大约”通常指在目标值的+/-20％内。除非其它说明，使用顺序的形容词“第一”、“第二”和“第三”等来描述普通的对象，仅仅指的是被指代的类似对象的不同实例，并且并不旨在暗示如此描述的这些对象必须处于给定的顺序，无论是在时间上、空间上、在排列上或者在任何其他方式上。出于本公开内容的目的，短语“A和/或B”和“A或B”表示(A)、(B)、或(A和B)。出于本公开内容的目的，短语“A、B、和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B、和C)。出于实施例的目的，这里介绍的各个电路和逻辑块中的晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极、源极、栅极和体端子。晶体管还包括三栅和FinFET晶体管、全环栅圆柱晶体管、隧穿FET(TFET)、方形丝、或矩形带状晶体管或执行晶体管功能的其他设备，如碳纳米管或者自旋电子或铁磁FET设备。MOSFET对称源极和漏极端子，即，是相同的端子并且在这里可以互换使用。另一方面，TFET器件具有非对称的源极和漏极端子。本领域技术人员将意识到可以使用其他晶体管，例如双极结型晶体管-BJTPNP/NPN、BiCMOS、CMOS、eFET等，而不背离本公开内容的范围。术语“MN”指的是n型晶体管(例如，NMOS、NPNBJT等)，并且术语“MP”指的是p型晶体管(例如，PMOS、PNPBJT等)。图1A-C示出了图100、120和130，其示出了根据本公开内容的一些实施例的FE晶体管的存储器原理。参考图1D的n型FE-FETM_FEGAIN140来介绍这些图。这里，x轴是n型FE-FETM_FEGAIN140的Vgs(即，栅极到源极电压)，而y轴是n型FE-FETM_FEGAIN140的有效阈值电压(Vt)。在一些实施例中，n型FE-FETM_FEGAIN140(例如，铁电增益晶体管)具有示为具有交叉的矩形的栅极端子，该栅极端子耦合到铁电电容器(Fe-cap)。铁电电容器也被称为铁电材料或者铁电元件。任何已知适当的铁磁材料可以用于形成铁电电容器。在一些实施例中，经由驱动栅极端子的驱动器能够对铁电电容器进行编程。在一些实施例中，铁电电容器集成在n型FE-FETM_FEGAIN140的栅极端子内。例如，n型FE-FETM_FEGAIN140的栅极端子是提供铁电电容器的功能的铁电栅极叠置体。在一些实施例中，逻辑状态作为铁电栅极叠置体的极化被存储在n型FE-FETM_FEGAIN140中，允许更长的保持时间(与eDRAM相比)，其对亚阈值泄露不敏感。在一些实施例中，n型FE-FETM_FEGAIN140的铁电材料的再极化可以通过存储节点SN上的动态电压或电荷而发生。这里，存储节点是具有铁电材料的n型FE-FETM_FEGAIN140的节点。图1A的图100示出了n型FE-FETM_FEGAIN140，显示当施加Vgs达到等于或超过阈值持续时间的持续时间时相对于Vt而言Vgs的滞后。这里，术语“阈值持续时间”通常指的是铁电极化对施加的电场的最小时间响应。例如，铁电极化可以被认为具有对施加的电场的延迟的响应，并且可以被认为在阈值持续时间之后切换。阈值持续时间通常与铁电组分、膜厚和施加的场成比例。本文档来自技高网...

【技术保护点】
一种能够进行功率门控的装置，所述装置包括：第一功率域，其具有将由第一可切换正电源和第一可切换负电源供电的第一倒相器；以及第二功率域，其具有包括p型和n型铁电场效应晶体管(FE‑FET)的第二倒相器，所述第二倒相器具有耦合到所述第一倒相器的输出的输入。

【技术特征摘要】
2015.12.18 US 14/975,4391.一种能够进行功率门控的装置，所述装置包括：第一功率域，其具有将由第一可切换正电源和第一可切换负电源供电的第一倒相器；以及第二功率域，其具有包括p型和n型铁电场效应晶体管(FE-FET)的第二倒相器，所述第二倒相器具有耦合到所述第一倒相器的输出的输入。2.根据权利要求1所述的装置，其中所述第二倒相器用于在所述第一功率域通过关闭所述第一可切换正电源和所述第一可切换负电源而断电时保持所述p型和n型FE-FET的栅极端子处的逻辑状态。3.根据权利要求1所述的装置，其中所述第二倒相器用于在所述第一可切换正电源和所述第一可切换负电源分别被设置为零电源时保持所述p型和n型FE-FET的栅极端子处的逻辑状态。4.根据权利要求1所述的装置，其中所述第一倒相器包括分别耦合到所述p型和n型FE-FET的p型和n型MOSFET。5.根据权利要求1所述的装置，其中所述第一可切换正电源在正电源和零电源之间切换。6.根据权利要求1所述的装置，其中所述第一可切换负电源在负电源和零电源之间切换。7.根据权利要求1所述的装置，其中所述第二倒相器将由第二可切换正电源和第二可切换负电源供电，使得第二可切换正电源将被提供给所述第二倒相器的p型FE-FET，并且其中所述第二可切换负电源将被提供给所述第二倒相器的n型FE-FET。8.根据权利要求1所述的装置，其中所述第一功率域与所述第二功率域分离。9.一种能够进行功率门控的装置，所述装置包括：将要耦合到正电源并且能够由控制信号控制的第一p型金属氧化物半导体场效应晶体管(MOSFET)；与所述第一p型MOSFET串联耦合的第一p型铁电场效应晶体管(FE-FET)，所述第一p型FE-FET耦合到第一输入节点；与所述第一p型FE-FET串联耦合的第一n型FE-FET，所述第一p型FE-FET耦合到所述第一输入节点，其中所述第一p型FE-FET和所述第一n型FE-FET耦合到第一输出节点；以及与所述第一n型FE-FET串联耦合的第一n型MOSFET，所述第一n型MOSFET将要耦合到负电源并且能够由所述控制信号的互补信号控制。10.根据权利要求9所述的装置，包括耦合到所述第一输出节点、所述第一p型FE-FET的源极端子和所述第一n型FE-FET的源极端子的逻辑簇，其中所述逻辑簇具有第二输出节点。11.根据权利要求10所述的装置，包括将要耦合到正电源和所述第一n型MOSFET的源极端子的第二p型MOSFET。12.根据权利要求11所述的装置，包括与所述第一p型MOSFET串联耦合的第二p型FE-FET，所述第一...

【专利技术属性】
技术研发人员：D·H·莫里斯，U·E·阿维奇，I·A·扬，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US