一种低压高速感性负载驱动电路制造技术

本发明专利技术提供一种低压高速感性负载驱动电路，既能保证高速低压高幅值输出，又能有效提高总线高速数据过零间隔，满足4M 1553总线通信要求，提升系统通信可靠性。其包括驱动逻辑模块，预驱动模块和带负反馈斜坡控制模块；驱动逻辑模块的一个输出端依次连接的一个预驱动模块和一个带负反馈斜坡控制模块输出总线信号BUS，另一个输出端依次连接另一个预驱动模块和另一个带负反馈斜坡控制模块总线差分信号XBUS；所述的带负反馈斜坡控制模块用于控制总线输出信号的上升沿和下降沿，防止输出信号回零后振荡；所述的预驱动模块用于驱动带负反馈斜坡控制模块。

Low voltage high speed inductive load drive circuit

The invention provides a low voltage high speed inductive load drive circuit, which can guarantee the high speed low voltage high output amplitude, and can effectively improve the high speed data bus zero crossing interval, meet the 4M 1553 bus communication requirements, enhance the reliability of communication system. It includes a drive module and logic module, pre driver with negative feedback ramp control module; an output end of the driving logic module of a pre connected drive module and a control module with negative feedback ramp output bus signal BUS, and another output end connected to another pre driver and another with a negative slope control module bus differential signal XBUS with negative feedback; feedback ramp control module for the rising and falling edge of the output signal of the control bus, prevent the output signal back to zero after the oscillation; the pre driver module for driving with a negative feedback ramp control module.

【技术实现步骤摘要】
一种低压高速感性负载驱动电路
本专利技术涉及集成电路
，具体为一种低压高速感性负载驱动电路。
技术介绍
目前1M1553总线低压驱动电路结构如图1所示，包括驱动逻辑模块和斜坡控制电路模块。驱动逻辑模块由多个非门、与非门和或非门组成，主要实现信号整形，TX和XTX的差分信号输出，同相信号屏蔽，使能信号控制，实现了驱动电路逻辑控制。斜坡控制电路结构如图2所示，充电管PMOS晶体管MP1，放电管NMOS晶体管MN1，RC充电限流电阻R2、RC放电限流电阻R1、R2，设置RC时间常数电容C1，总线驱动高压PMOS晶体管MP2。其中MP1源极接电源轨Vdd、衬底接Vdd、漏极接A点、栅极接输入端IN；R1一端接A、一端接B；MN1源极接gnd、衬底接gnd、漏极接B、栅极接输入端IN；C1一端接A，一端接地；R2一端接A、一端接C；MP2源极接Vdd、衬底接Vdd、漏极接BUS(或XBUS)、栅极接输入端C。该结构相对于5V1M1553总线模拟驱动结构，由于采用数字式驱动，实现低静态功耗；采用高压PMOS晶体管驱动变压器总线，正常工作时，若IN点电压为高电平时，MP2晶体管的VDS较小，本文档来自技高网...

【技术保护点】
一种低压高速感性负载驱动电路，其特征在于，包括驱动逻辑模块，预驱动模块和带负反馈斜坡控制模块；驱动逻辑模块的一个输出端依次连接的一个预驱动模块和一个带负反馈斜坡控制模块输出总线信号BUS，另一个输出端依次连接另一个预驱动模块和另一个带负反馈斜坡控制模块总线差分信号XBUS；所述的带负反馈斜坡控制模块用于控制总线输出信号的上升沿和下降沿，防止输出信号回零后振荡；所述的预驱动模块用于驱动带负反馈斜坡控制模块。

【技术特征摘要】
1.一种低压高速感性负载驱动电路，其特征在于，包括驱动逻辑模块，预驱动模块和带负反馈斜坡控制模块；驱动逻辑模块的一个输出端依次连接的一个预驱动模块和一个带负反馈斜坡控制模块输出总线信号BUS，另一个输出端依次连接另一个预驱动模块和另一个带负反馈斜坡控制模块总线差分信号XBUS；所述的带负反馈斜坡控制模块用于控制总线输出信号的上升沿和下降沿，防止输出信号回零后振荡；所述的预驱动模块用于驱动带负反馈斜坡控制模块。2.根据权利要求1所述的一种低压高速感性负载驱动电路，其特征在于，所述的带负反馈斜坡控制模块包括，第三PMOS晶体管MP3，其栅极连接带负反馈斜坡控制模块输入端IN2，衬底和源极接电源电压VDD，漏极接第二连接点B；第三NMOS晶体管MN3，其栅极连接第四连接点D，衬底和源极接第五连接点E，漏极接第三连接点C；高压PMOS晶体管MP4，其栅极连接第三连接点C，衬底和源极接电源电压VDD，漏极连接总线信号BUS或总线差分信号XBUS；第四NMOS晶体管MN4，其栅极连接第五连接点E，衬底和源极接地线，漏极连接第四连接点D；第一多晶电阻R1，其一端接带负反馈斜坡控制模块输入端IN2，另一端接第四连接点D；第二多晶电阻R2，其一端接第五连接点E，另一端接地线；第三多...

【专利技术属性】
技术研发人员：季轻舟，雒宝花，杨力宏，李飞强，汪西虎，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：陕西,61