一种SPISlave通讯模块制造技术

本发明专利技术提供了一种SPI Slave通讯模块,包括用于缓存数据的8byte FIFO、SPI_SR寄存器；其中所述SPI_SR寄存器设有用于标识该8byte FIFO中是否存储有数据的RDF位、用于标识是否可以向8byte FIFO中写入需要发送的数据的TDE位；其中所述SPI Slave通讯模块还包括用于缓存数据的内部缓存buffer，还包括以下辅助控制寄存器：接收寄存器SPI_RS_NUM、发送寄存器SPI_TS_NUM、异步FIFO读取寄存器SPI_FIFO_RPTR、异步FIFO写入寄存器SPI_FIFO_WPTR，以及一个用于接收主端发送来的CMD命令的SPI_CMD寄存器,以及返回当前SPI Slave模块状态的SPI_STATE寄存器。

A SPISlave communication module

The invention provides a SPI Slave communication module, including 8byte FIFO, SPI_SR for register cache data; wherein the SPI_SR register is used to identify the 8byte FIFO whether the data is stored in the RDF, can be used for identifying whether to write the data to send TDE to 8byte FIFO; the SPI Slave communication module also includes an internal buffer cache cache data, also includes the following auxiliary control registers: SPI_RS_NUM, send receive register register SPI_TS_NUM, asynchronous FIFO read register SPI_FIFO_RPTR, asynchronous FIFO register SPI_FIFO_WPTR, and for receiving a master terminal to send the CMD command of the SPI_CMD register, and return the SPI Slave module SPI_STATE status register.

【技术实现步骤摘要】
一种SPISlave通讯模块
本专利技术涉及电子
，尤其涉及一种SPISlave通讯模块。
技术介绍
中国数字音频广播CDR(ChinaDigitalRadio，CDR)是继AM和FM音频广播技术之后发展起来地第三代广播技术，是我国广播电视数字化过程的一个重要组成部分，是广播数字化的发展方向，是我国具有自主知识产权的数字广播音频标准。CDR允许在一个模拟调频频道内传输多套数字立体声节目或一路环绕声节目，并保持较好的主观声音质量，同时可匹配信道分层特点，能够提供立体声和环绕声两种分层编码模式，从而兼顾了数字调频广播的服务范围和服务质量。CDR传输方案针对不同的运营场景，设定三种传输模式，一是针对大面积的单频网覆盖，一个发射机可以覆盖几十公里的范围，还有高速移动接收，像我们国家的高铁，每小时300公里以上的速度进行接收。还有高数据率传输，可以在频点上传输更高的数据量。在这个融合的时代，只有融入到网络，功能集成化才能有更广阔的应用，所以，CDR设备/模块亟需一种便捷、可靠的通讯方式连接到车载系统、电视机等设备。
技术实现思路
针对现有技术中存在的纯电容的衰减系统是采用多个并联的可选的电容导致从输入端来看其输入阻抗会随着增益的不同而不同的问题，本专利技术实施例提出了一种设计更为合理的恒定阻抗的定的输入阻抗恒定的衰减系统。为了实现上述目的，本专利技术实施例提出了一种SPISlave通讯模块，包括用于缓存数据的8byteFIFO、SPI_SR寄存器；其中所述SPI_SR寄存器设有用于标识该8byteFIFO中是否存储有数据的RDF位、用于标识是否可以向8byteFIFO中写入需要发送的数据的TDE位；其中所述SPISlave通讯模块还包括用于缓存数据的内部缓存buffer，还包括以下辅助控制寄存器：接收寄存器SPI_RS_NUM、发送寄存器SPI_TS_NUM、异步FIFO读取寄存器SPI_FIFO_RPTR、异步FIFO写入寄存器SPI_FIFO_WPTR，以及一个用于接收主端发送来的CMD命令的SPI_CMD寄存器,以及返回当前SPISlave模块状态的SPI_STATE寄存器。其中，所述SPISlave模块还有用于标识出是否存在接收数据溢出的RxOVRES标识位、用于标识出发送FIFO及内部移位寄存器是否为空TxEMPTY标识位、用于标识出SPI接口片选NSS信号上升沿的NSSR标识位。其中，所述SPISlave模块还设有SPI_CR寄存器，所述SPI_CR寄存器设有用于标识SPI时钟的极性和相位的CPOL标识位和CPHA标识位、用于标识出是否接收/发送数据IN_EN标识位、OUT_EN标识位。本专利技术的上述技术方案的有益效果如下：上述方案中提出了一种SPISlave通讯模块，能够经行模块间和设备间的通信，赋予了使用该SPISlave通讯模块设备的CDR设备具有更好的可移植性、功能扩展性和兼容性。另外，本专利技术还可以用于数字电视芯片和系统。附图说明图1为本专利技术实施例的SlaveSPI模块的结构示意图；图2a和图2b为图1中ShiftRegister的工作流程示意图。具体实施方式为使本专利技术要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。串行外围设备接口SPI(SerialPeripheralInterface)是由Motorola公司开发的一个低成本、易使用的接口，主要用于微控制器和外围设备芯片之间的连接。SPI接口可以用来连接存储器、A/D转换器、D/A转换器、实时时钟日历、音频芯片、LCD驱动器、传感器等。SPI是一个4线接口，主要使用4个信号：主机输出/从机输入(MOSI)、主机输入/从机输出(MISO)、串行SCLK或SCK、外设片选(CS)。MOSI信号由主机产生，从机接收，该信号用于串行输入(SI)或串行数据输入(SDI)。MISO信号由从机产生，但是在主机的控制下产生的，该信号用于串行输出(SO)或串行数据输出(SDO)。SPI是一个同步协议接口，所有的传输都参照一个共同的时钟，这个同步时钟信号由主机产生，接收数据的外设(从设备)使用时钟来对串行比特流的接收进同步化。可以将多个具有SPI接口的芯片连到主机的同一个SPI接口上，主机通过控制从设备的片选输入引脚来选择接收数据的从设备。本专利技术实施例的SlaveSPI模块的结构如图1所示的，包括：时钟单元SPCK、片选单元NSS、模块使能单元SPIEN；其中时钟单元SPCK、片选单元NSS、模块使能单元SPIEN一起产生模块内部时钟SPIClock；还包括命令状态寄存器SPI_CSR0、接收数据寄存器SPI_RDR、发送数据寄存器SPI_TDR；还包括移位寄存器ShiftRegister，其中移位寄存器ShiftRegister分别连接命令状态寄存器SPI_CSR0和接收数据寄存器SPI_RDR，且其最低有效位LSB连接接收数据信号MOSI，且最高有效位MSB连接发送数据信号MISO；其中命令状态寄存器SPI_CSR0包括设置移位寄存器移动位数BITS、时钟相位控制NCPHA、时钟极性控制CPOL；其中接收数据寄存器SPI_RDR包括接收数据位RD,还连接接收数据存储FIFORDRF、接收溢出寄存器OVRES；其中发送数据寄存器SPI_TDR包括发送数据位TD，且还连接发送数据在空TDRE。图1涉及的信号具体说明如下表所示：且SPISlave模块的接口信号如下，本专利技术实施例中，SPISlave方式采用AHB接口来控制及传输数据。当SPI串口接收到数据后，将缓存到模块内部的8byteFIFO中。此时，如果设置中断使能位RDF_EN＝1、INTR_EN＝1,将产生中断信号，告知CPU来抓取数据；如果没有设置中断使能，则需要CPU查询SPI_SR寄存器中的RDF位，来获知是否接收到数据。CPU读取SPI_SR后，如果RDF＝1，表明8ByteFIFO中存有接收到的数据，随后CPU可以通过AHB总线读回该数据。当通过SPI接口向外发送数据时，CPU可以设置TDE_EN＝1、INTR_EN＝1来产生发送中断信号。无论是否接收到中断信号，CPU都可以查询SPI_SR寄存器中得TDE位，来获知是否可以向模块内部的8ByteFIFO写入发送的数据。如果8byte发送FIFO内存有数据，SPISlave模块将在SPI接口NSS片选信号有效后，向Master发送其中的数据，否则发送“0”。SPISlave模块还有RxOVRES、TxEMPTY、NSSR等状态位，用来指示当前是否存在“接收数据溢出”、“发送FIFO及内部移位寄存器为空”、“SPI接口片选NSS信号上升沿”等状态，并有相应中断使能位来控制是否产生中断信号。SPISlave模块SPI_CR寄存器中的CPOL和CPHA用来选择SPI时钟的极性和相位：IN_EN、OUT_EN用来选择是否接收、发送数据(当IN_EN＝0时，8Byte接收FIFO将不存放SPIMaSter发送来的数据；当OUT_EN＝0时，8byte发送FIFO不会将其中存放的数据发出去，SPIMISO信号线将一直为0)。为了提高SPIslave接口的易用性，增加了内部缓冲buffer，用于缓存数据，并相应的增加了辅本文档来自技高网...

【技术保护点】
一种SPI Slave通讯模块，其特征在于，包括用于缓存数据的8byte FIFO、SPI_SR寄存器；其中所述SPI_SR寄存器设有用于标识该8byte FIFO中是否存储有数据的RDF位、用于标识是否可以向8byte FIFO中写入需要发送的数据的TDE位；其中所述SPI Slave通讯模块还包括用于缓存数据的内部缓存buffer，还包括以下辅助控制寄存器：接收寄存器SPI_RS_NUM、发送寄存器SPI_TS_NUM、异步FIFO读取寄存器SPI_FIFO_RPTR、异步FIFO写入寄存器SPI_FIFO_WPTR，以及一个用于接收主端发送来的CMD命令的SPI_CMD寄存器,以及返回当前SPI Slave模块状态的SPI_STATE寄存器。

【技术特征摘要】
1.一种SPISlave通讯模块，其特征在于，包括用于缓存数据的8byteFIFO、SPI_SR寄存器；其中所述SPI_SR寄存器设有用于标识该8byteFIFO中是否存储有数据的RDF位、用于标识是否可以向8byteFIFO中写入需要发送的数据的TDE位；其中所述SPISlave通讯模块还包括用于缓存数据的内部缓存buffer，还包括以下辅助控制寄存器：接收寄存器SPI_RS_NUM、发送寄存器SPI_TS_NUM、异步FIFO读取寄存器SPI_FIFO_RPTR、异步FIFO写入寄存器SPI_FIFO_WPTR，以及一个用于接收主端发送来的CMD命令的SPI_CMD寄存器,以及返回...

【专利技术属性】
技术研发人员：肖不平，于宗光，
申请(专利权)人：北京海尔集成电路设计有限公司，
类型：发明
国别省市：北京,11