一种基于扫描链的CPU低功耗实现方法技术

本发明专利技术公开了一种基于扫描链的CPU低功耗实现方法，其特征在于将CPU中需要保存状态的普通寄存器替换为带扫描输入寄存器，所述CPU接收到待机指令后，启动扫描链数据保存操作，将带扫描输入寄存器的数据串行扫描并输出存储到CPU待机是不会关闭的SRAM中，再触发CPU进入待机模式；当CPU接收到唤醒中断输入时将存储在SRAM中的带扫描输入寄存器的反向数据串行输出到对应的带扫描输入寄存器。本发明专利技术通过增加扫描链机制的方法可实现在微秒级的短时间内实现对CPU状态的保存，并可实现在同样短时间内的CPU状态的恢复，同时实现大大降低CPU的静态功耗，可在各类CPU设计中广泛应用，具有较高的应用价值。

A low power implementation method of CPU based on scan chain

The invention discloses a method for realizing low power CPU based on scan chain, which is characterized in that will replace the need to save the state of CPU ordinary registers for scanning the input registers, the CPU receives the standby instructions, start the scan chain data storage operation, will scan input register data storage and output to the serial scan CPU standby will not be closed in SRAM, then CPU is triggered into standby mode; when the CPU receives a wake-up interrupt input is stored when reverse data serial output with scan input registers in the SRAM input registers corresponding to scanning. The present invention by increasing the scan chain mechanism can be realized in a short time in the microsecond can save the state of the CPU, and can be realized in the same short time CPU state recovery, and greatly reduce the static power consumption of CPU, can be widely used in all kinds of CPU design, has higher application value in practice.

【技术实现步骤摘要】
一种基于扫描链的CPU低功耗实现方法
本专利技术涉及信息电子芯片设计领域，尤其涉及一种基于扫描链的CPU低功耗实现方法。
技术介绍
基于节能环保的要求，电子设备一般都设计有待机模式或低功耗模式，因此对应CPU也都要求有低功耗模式来满足该要求。现有技术中为了降低CPU在低功耗模式时CPU的功耗，大多采用关闭CPU时钟的方法来作为实现降低CPU在低功耗模式下的能耗的方法之一，但是采用关闭CPU时钟的方法，虽然可以一定程度上减小CPU的动态功耗，但是无法解决静态漏电电流。另一种广泛使用的方法是将CPU彻底关闭，但是此种方法在CPU上电恢复的时候，需要耗费毫秒级的时间，对于处理一些实时性要求比较高情况又无法满足时间上的要求。因此现有技术还无法找到一种很好同时解决功耗和恢复时间问题的方法。
技术实现思路
针对以上缺陷，本专利技术目的在于如何在可实现快速唤醒的同时可将CPU进行整体断电，整体上实现低待机功耗。为了实现上述目的，本专利技术提供了一种基于扫描链的CPU低功耗实现方法，其特征在于将CPU中需要保存状态的普通寄存器替换为带扫描输入寄存器，所述CPU接收到待机指令后，启动扫描链数据保存操作，将带扫描输入寄存器的数据串行扫描并输出存储到CPU待机是不会关闭的SRAM中，再触发CPU进入待机模式；当CPU接收到唤醒中断输入时将存储在SRAM中的带扫描输入寄存器的反向数据串行输出到对应的带扫描输入寄存器。所述的基于扫描链的CPU低功耗实现方法，其特征在于所述的带扫描输入寄存器在普通寄存器的数据输入端口前增设了数据选择器，所述数据选择器包括数据输入端口、扫描输入端口和扫描使能控制端口；带扫描输入寄存器还包括时钟输入端口和扫描输出端口。所述的基于扫描链的CPU低功耗实现方法，其特征在于所述带扫描输入寄存器进行串行连接，前一个带扫描输入寄存器的扫描输出端口与后一个带扫描输入寄存器的扫描输入端口相连，所有带扫描输入寄存器的时钟输入端口连接在一起；所有带扫描输入寄存器的扫描使能控制端口连接在一起。本专利技术通过增加扫描链机制的方法可实现在微秒级的短时间内实现对CPU状态的保存，并可实现在同样短时间内的CPU状态的恢复，同时实现大大降低CPU的静态功耗，可在各类CPU设计中广泛应用，具有较高的应用价值。附图说明图1是带扫描输入寄存器示意图；图2是CPU中扫描链连接示意图；图3是低功耗控制状态转换图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图1是带扫描输入寄存器示意图；带扫描输入寄存器在普通寄存器FF的数据输入端口前增设了数据选择器MUX，数据选择器MUX包括数据输入端口Data、扫描输入端口ScanIn和扫描使能控制端口ScanEnable；带扫描输入寄存器还包括时钟输入端口Clk、数据输出端口Q和扫描输出端口ScanOut。图2是CPU中扫描链连接示意图；包括7个带扫描输入寄存器1、2、3、4、5、6、7，将CPU中需要保存状态的普通寄存器替换为带扫描输入寄存器,8个带扫描输入寄存器进行串行连接，前一个带扫描输入寄存器的扫描输出端口与后一个带扫描输入寄存器的扫描输入端口相连，所有带扫描输入寄存器的时钟输入端口连接在一起；所有带扫描输入寄存器的扫描使能控制端口连接在一起。图3是低功耗控制状态转换图。整个扫描链设置为8个状态：空闲状态IDLE、获取CPU时钟状态CH_CPU_CLK、串行存储数据状态STORE_CPU、切断电源状态SHUTDOWN_CPU、低功耗待机状态WAIT_INTR、上电状态POWERUP_CPU、加载数据状态RESTORE和释放时钟状态CH_CPU_CLK_BK；具体各个状态按如下步骤进行控制和切换：空闲状态IDLE实现后台CPU监控是否收到待机指令，当收到待机指令后切换到获取CPU时钟状态；获取CPU时钟状态CH_CPU_CLK实现获取CPU的时钟控制权，获取完成CPU的时钟控制权后切换到串行存储数据状态；串行存储数据状态STORE_CPU实现控制时钟和扫描链的长度，控制带扫描输入寄存器的数据串行存入SRAM中，一般通过控制电路的总线，通过移位的方式将数据移入SRAM中，完成所有数据存入后切换到切断电源状态；切断电源状态SHUTDOWN_CPU完成将CPU各个输出端口的隔离态控制端口打开，再将CPU进行断电操作，进入低功耗待机状态；进入低功耗待机状态WAIT_INTR后，后台监控是否有唤醒中断输入，也可以是定时查询的方式检测是否有唤醒指令输入，如果存在则进入上电状态；上电状态控制POWERUP_CPU将CPU的供电打开，同时释放CPU各个输出端口后进入加载数据状态。加载数据状态RESTORE实现通过精确控制时钟翻转数和扫描链的长度，控制读出SRAM中的数据，并将其恢复到扫描链中对应的带扫描输入寄存器中，完成所有数据恢复后，进入释放时钟状态；释放时钟状态CH_CPU_CLK_BK完成释放CPU的时钟控制权，CPU正常工作后重新进入空闲状态。以上所揭露的仅为本专利技术一种实施例而已，当然不能以此来限定本之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本专利技术权利要求所作的等同变化，仍属于本专利技术所涵盖的范围。本文档来自技高网...

【技术保护点】
一种基于扫描链的CPU低功耗实现方法，其特征在于将CPU中需要保存状态的普通寄存器替换为带扫描输入寄存器，所述CPU接收到待机指令后，启动扫描链数据保存操作，将带扫描输入寄存器的数据串行扫描并输出存储到CPU待机是不会关闭的SRAM中，再触发CPU进入待机模式；当CPU接收到唤醒中断输入时将存储在SRAM中的带扫描输入寄存器的反向数据串行输出到对应的带扫描输入寄存器。

【技术特征摘要】
1.一种基于扫描链的CPU低功耗实现方法，其特征在于将CPU中需要保存状态的普通寄存器替换为带扫描输入寄存器，所述CPU接收到待机指令后，启动扫描链数据保存操作，将带扫描输入寄存器的数据串行扫描并输出存储到CPU待机是不会关闭的SRAM中，再触发CPU进入待机模式；当CPU接收到唤醒中断输入时将存储在SRAM中的带扫描输入寄存器的反向数据串行输出到对应的带扫描输入寄存器。2.根据权利要求1所述的基于扫描链的CPU低功耗实现方法，其特征在于所述的带扫描输入寄存器在普通寄存器的数据输入端口前增设了数据选择器，所述数据选择器包括数据输入端口、扫描输入端口和扫描使能控制端口；带扫描输入寄存器还包括时钟输入端口和扫描输出端口。3.根据权利要求2所述的基于扫描链的CPU低功耗实现方法，其特征在于所述带扫描输入寄存器进行串行连接，前一个带扫描输入寄存器的扫描输出端口与后一个带扫描输入寄存器的扫描输入端口相连，所有带扫描输入寄存器的时钟输入端口连接在一起；所有带扫描输入寄存器的扫描使能控制端口连接在一起。4.根据权利要求3所述的基于扫描链的CPU低功耗实现方法，其...

【专利技术属性】
技术研发人员：赵胜平，
申请(专利权)人：记忆科技深圳有限公司，
类型：发明
国别省市：广东,44