当计算元件活动时启用系统低功率状态技术方案

描述了用于当CPU(中央处理单元)或一般地任何计算元件活动时容许系统处于低功耗状态的方法和装置。在实施例中，致使结构和存储器控制器至少部分地响应于确定所述结构和所述存储器控制器是空闲的而进入低功耗状态。当耦合到所述结构和所述存储器控制器的计算元件处于活动状态时，发生所述进入所述低功耗状态。还公开并要求保护其他实施例。

【技术实现步骤摘要】
【国外来华专利技术】当计算元件活动时启用系统低功率状态
本公开总体上涉及电子器件领域。更具体地说，一些实施例总体上涉及当(多个)计算元件活动时启用系统低功耗状态。
技术介绍
为了降低功耗，一些计算设备包括具有在各种低功率(Cx)状态下运行的能力的处理器。每一个C状态可以指示某一功能水平以及相应的功率状态。例如，C0可以指示处理器正在正常水平下进行操作；C1可以指示处理器未执行指令，但可以快速返回到执行状态；C2可以指示处理器用于保存全部软件可见的信息，但可能需要较长时间返回到完全执行状态；C3可以指示处理器在休眠，但使其高速缓存保持相干；C6可以指示高速缓存被刷新的更深的休眠状态等。然而，这种计算设备通常包括不止一个处理器，并且这些其他组件可以对计算设备的总性能和/或功耗具有直接影响。附图说明参照附图提供了详细描述。在附图中，参考号最左边的(多个)数字标识参考号首次出现的附图。在不同的附图中使用相同的参考号指示相似或完全相同的项。图1至图2和图4至图6示出了根据一些实施例的各种计算系统的框图。图3示出了根据实施例的流程图。具体实施方式在以下描述中，阐述了许多具体的细节以便提供对各实施例的彻底理解。然而，可以在没有特定细节的情况下实践各实施例。在其他实例中，未详细地描述熟知的方法、程序、组件以及电路，以便不使具体实施例模糊。此外，可以使用各种装置执行实施例的各方面，诸如集成半导体电路(“硬件”)、被组织到一个或多个程序(“软件”)中的计算机可读指令或硬件与软件的某种组合。就本公开的目的而言，对“逻辑”的引用将指硬件、软件或其某种组合。如上所述，除了处理器之外的组件可以对计算设备的总性能和/或功耗具有直接影响。例如，在片上系统(SOC或SoC)计算系统中，诸如共享或共同结构(即，耦合计算系统的各种组件的结构或互连)以及存储器控制器(例如，包括用于将SOC的各种组件耦合到SOC外部的主存储器的物理层)的组件可以使用SOC总功率预算的很大一部分(有时高达约45％)。这类组件所消耗的大量功率部分地是由于没有在一些SOC上的结构和/或存储器控制器中利用低功耗状态造成的。为此，一些实施例允许低功耗状态，所述状态即使在(例如，SOC中的)处理器正在活动功率状态下进行操作时也可进入。低功耗可以通过将要进入低功耗状态的(多个)组件的降低的操作时钟频率和/或功率门控(或对操作电压的修改)来应用到计算系统的一个或多个组件。实施例引入SOC的新的低功耗状态，其中当SOC上的处理器处于活动状态(例如，C0状态)下时，SOC上的(例如，共享的)存储器控制器和/或(例如，共同或共享的)结构保持处于(或进入)低功耗状态。处理器然后可以处理其本地存储器或高速缓存层次结构(诸如(多个)L1(1级)、L2(2级)、L3(3级)高速缓存等)内的数据。此外，处理器不访问(例如，共同或共享的)结构和/或(例如，共享的)存储器控制器，以用于允许这类组件进入(或保持处于)低功耗状态。此外，一些实施例可以进一步扩展到诸如计算元件的其他计算系统(或SOC)组件，所述计算元件包括：例如，GPU(图形处理单元)、媒体处理(例如，(例如)由DSP(数字信号处理)组件进行的音频或视频媒体处理)、成像等。在如上关于处理器所述的情况下，其他组件可以使用它们对应的本地存储器(或高速缓存)来执行它们的任务，以便即使在其他组件处于活动状态下时也允许(例如，共享的)存储器控制器和/或(例如，共同或共享的)结构进入或保持处于低功耗状态。如在此论述的，功耗状态中的一些可以依照根据高级配置和电源接口(ACPI)规范(例如，2013年11月13日的修订版5.0a)和/或统一可扩展固件接口(UEFI)规范(例如，2013年7月公开的版本2.4)定义的那些功耗状态。此外，可以使用多个C状态。例如，C0可以指示处理器正在正常水平下进行操作；C1可以指示处理器未执行指令，但可以快速返回到执行状态；C2可以指示处理器用于保存全部软件可见的信息，但可能需要较长时间返回到完全执行状态；C3可以指示处理器在休眠，但使其高速缓存保持相干；C6可以指示高速缓存被刷新的更深的休眠状态等。同样，ACPIC2和C3状态的变化可以包括“深度休眠”状态(例如，C6)、“更深的休眠”状态(例如，C7)等。此外，在此论述的技术可以提供在各种计算系统(例如，包括移动计算设备，例如，智能手机、平板电脑、UMPC(超级移动个人计算机)、膝上型计算机、UltrabookTM计算设备、智能手表、智能眼镜等)中，诸如参照图1至图6论述的那些计算系统。更具体地说，图1示出了根据实施例的计算系统100的框图。系统100包括一个或多个处理器102-1至102-N(在此一般地被称为“多个处理器102”或“处理器102”)。处理器102可以经由互连(或结构)104通信。每个处理器可以包括各种组件，为了清楚起见，仅参照处理器102-1论述了其中的一些。相应地，剩余处理器102-2至102-N中的每一个可以包括参照处理器102-1所论述的相同或相似组件。在实施例中，处理器102-1可以包括一个或多个处理器核106-1至106-M(在此被称为“多个核106”或更一般地被称为“核106”)、高速缓存108(所述高速缓存在各实施例中可以是共享高速缓存或私有高速缓存)和/或路由器110。处理器核106可以在单个集成电路(IC)芯片上实现。此外，芯片可以包括一个或多个共享和/或私有高速缓存(诸如高速缓存108)、总线或互连(诸如总线或互连112)、逻辑160、(诸如参照图4至图6所论述的那些存储器控制器的)存储器控制器(包括NVM(非易失性存储器)，例如，闪速存储器、SSD(或固态驱动器)等)或其他组件。在一个实施例中，路由器110可以用于在处理器120-1和/或系统100的各组件之间进行通信。此外，处理器102-1可以包括不止一个路由器110。此外，多个路由器110可以通信以使得数据能够在处理器102-1内部或外部的各组件之间路由。高速缓存108可以存储由处理器102-1的一个或多个组件(诸如，核106)利用的数据(例如，包括指令)。例如，高速缓存108可以在本地高速缓存存储在(易失性和/或非易失性)存储器114(在此可互换地也被称为“主存储器”)中的数据，以便由处理器102的组件更快速地进行访问。如图1中所示，存储器114可以经由互连104与处理器102进行通信。在实施例中，高速缓存108(其可以是共享的)可以具有不同的级，例如，高速缓存108可以是中级高速缓存和/或末级高速缓存(LLC)(诸如L1和/或L2高速缓存)。同样，核106中的每一个可以包括1级(L1)高速缓存(116-1)(在此一般地被称为“L1高速缓存116”)。处理器102-1的各种组件可通过总线或结构(例如，总线112)和/或存储器控制器或集线器与高速缓存108直接进行通信。系统100还可以包括(例如，平台)电源125(例如，直流电(DC)电源或交流(AC)电源)，以便将功率提供给系统100的一个或多个组件。电源125可包括PV(光伏)面板、风力发电机、火力发电机、水/水力涡轮机等。在一些实施例中，电源125可以包括一个或多个电池组(例如，由PV面板、风力发电机、火力发电机、水/本文档来自技高网...

【技术保护点】
一种装置，包括：逻辑，所述逻辑的至少一部分处于硬件中，用于致使结构和存储器控制器至少部分地响应于确定了所述结构和所述存储器控制器是空闲的并且同时耦合到所述结构和所述存储器控制器的计算元件处于活动状态而进入低功耗状态。

【技术特征摘要】
【国外来华专利技术】2014.12.27 IN 6624/CHE/20141.一种装置，包括：逻辑，所述逻辑的至少一部分处于硬件中，用于致使结构和存储器控制器至少部分地响应于确定了所述结构和所述存储器控制器是空闲的并且同时耦合到所述结构和所述存储器控制器的计算元件处于活动状态而进入低功耗状态。2.如权利要求1所述的装置，其中，所述活动状态包括操作状态，在所述操作状态下，所述计算元件通过访问所述计算元件的本地存储器或高速缓存而不是访问主存储器来执行一个或多个操作。3.如权利要求2所述的装置，其中，片上系统(SOC)集成电路包括所述逻辑、所述结构以及所述存储器控制器，其中，所述主存储器位于所述SOC的外部。4.如权利要求2所述的装置，其中，所述逻辑用于致使所述结构和所述存储器控制器至少部分地响应于所述主存储器进入自刷新操作而进入所述低功耗状态。5.如权利要求1所述的装置，其中，片上系统集成电路包括所述逻辑、所述结构以及所述存储器控制器。6.如权利要求1所述的装置，其中，所述计算元件包括以下各项中的一项或多项：处理器，所述处理器具有一个或多个处理器核；图形处理单元；图像处理逻辑；或媒体处理逻辑。7.如权利要求1所述的装置，其中，SOC集成电路上的存储器子系统包括所述存储器控制器以及物理输入/输出接口。8.如权利要求1所述的装置，其中，所述逻辑用于致使所述结构和所述存储器控制器至少部分地响应于SOC集成电路中发生一个或多个硬件事件而进入所述低功耗状态。9.如权利要求1所述的装置，其中，所述逻辑用于致使所述结构和所述存储器控制器至少部分地响应于SOC集成电路中发生一个或多个软件提示而进入所述低功耗状态。10.一种方法，包括：致使结构和存储器控制器至少部分地响应于确定了所述结构和所述存储器控制器是空闲的并且同时耦合到所述结构和所述存储器控制器的计算元件处于活动状态而进入低功耗状态。11.如权利要求10所述的方法，其中，所述活动状态包括操作状态，在所述操作状态下，所述计算元件通过访问所述计算元件的本地存储器或高速缓存而不是访问主存储器来执行一个或多个操作。12.如权利要求11所述的方法，进一步包括：致使所述结构和所述存储...

【专利技术属性】
技术研发人员：A·罗约周德亨利，R·瑟苏拉曼，A·V·杜格，R·A·乌各加，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US