包括多个相异的处理器核心的处理器制造技术

本发明专利技术的实施方案公开了可包括一个或多个处理器的集成电路。每个处理器可包括多个处理器核心，并且每个核心具有不同的设计/实施和性能水平。例如，一个核心可被实施用于高性能，但可具有较高的最小电压。另一核心可以较低的最大性能实施，但可针对效率进行优化并且可在较低的最小电压正确地操作。处理器可支持多个处理器状态(PState)。每个PState可指定操作点，并且可映射到处理器核心中的一个处理器核心。在操作期间，核心中的一个核心是活动的：当前PState映射到的核心。如果新的PState被选择并被映射到另一核心，则处理器可自动地将处理器状态上下文切换到新选择的核心，并且可在该核心上开始执行。

【技术实现步骤摘要】
【国外来华专利技术】包括多个相异的处理器核心的处理器
技术介绍

本文所述实施方案涉及处理器，并且更具体地讲涉及形成处理器的多个处理器核心。相关领域的描述各种处理器被包括在电子系统中用于执行提供某些量的用户功能性的软件。处理器可包括系统中的中央处理单元(CPU)，以及用于特定任务诸如图形、媒体处理等的专用处理器。一般来讲，处理器被设计用于在多个操作点(供电电压量值和时钟频率的设置)处操作。与较高操作点相比，较低操作点消耗较少电力，但也提供受限性能。对于某些工作负荷，受限的性能是足够的，并且可使用较低操作点。对于其它工作负荷，需要较高操作点来提供足够的性能。在一些系统中会经历各种各样的工作负荷。设计能提供要求最高的工作负荷所需的性能同时还支持将为很多经常执行的工作负荷提供足够性能的最低可能操作点的处理器已经变得具有挑战性。在电路停止正确发挥作用之前，在高操作点处操作的处理器只可支持将供电电压减小到特定水平。必须进行折中，通常，最低操作点被提高直到设计能满足所期望的高端操作点。随着高端操作点继续提高，越来越多的工作负荷是能够在最低操作点处执行的(并且能在甚至更低的操作点处执行很多工作负荷)。对于此类工作负荷，电力被不必要地消耗，这在常常操作于有限能量源诸如电池的移动系统中是一个关键的因素。
技术实现思路
在实施方案中，集成电路可包括一个或多个处理器。每个处理器可包括多个处理器核心，并且每个核心具有不同的设计/实施和性能水平。例如，一个核心可被实施用于高性能，但其正确操作的最小电压可能较高。另一核心能够以较低的最大性能实施，但可针对效率进行优化并且能够以较低的最小电压正确地操作。处理器可支持多个处理器状态(PState)。每个PState可指定操作点(例如供电电压量值和时钟频率的组合)，并且每个PState可映射到处理器核心中的一个处理器核心。在操作期间，核心中的一个核心是活动的：当前PState映射到的核心。如果新的PState被选择并被映射到不同的核心，则处理器可自动地将处理器状态上下文切换到新选择的核心，并且可在该核心上开始执行。在实施方案中，该多个核心可允许处理器支持宽范围的PState，以及/或者可提供改善的电力效率，尤其是在较低PState处。处理器可支持增强的电池寿命(例如，在移动系统中)。处理器可为并非性能要求高的工作负荷提供有效执行，这可减少各种系统中的热需求。附图说明下面的具体实施方式将参照附图进行描述，现在对附图进行简要说明。图1是处理器集群的一个实施方案的框图。图2是对于一个实施方案例示如图1所示的PCore和ECore的效率与性能之间关系的图。图3是例示处理器电力管理单元的一个实施方案的用于改变处理器状态的操作的流程图。图4是例示处理器电力管理单元的一个实施方案的用于更换核心的操作的流程图。图5是针对核心更换的上下文切换硬件的一个实施方案的框图。图6是包括图1所示的处理器集群的一个实施方案的一种片上系统(SOC)的一个实施方案的框图。图7是系统的一个实施例的框图。尽管本公开所述的实施方案可允许各种修改形式和另选形式，但其特定实施方案在附图中以举例的方式示出并将在本文详细描述。然而，应当理解，附图和对其的详细描述并非旨在将实施方案限制于所公开的具体形式，相反，本专利技术旨在涵盖落入到所附权利要求的实质和范围内的所有修改形式、等同形式和另选形式。本文所使用的标题仅用于组织目的，并不旨在用于限制说明书的范围。如在整个本专利申请中所使用的那样，以允许的意义(即，意味着具有可能性)而非强制的意义(即，意味着必须)使用“可能”一词。类似地，字词“包括”是指包括但不限于。各种单元、电路或其它部件可被描述为“被配置为”执行一个或多个任务。在此类上下文中，“被配置为”是对一般意味着“具有如下电路”的结构的宽泛表述：在操作期间执行一个或多个任务。如此，即使在单元/电路/部件当前未接通时，该单元/电路/部件也可被配置为执行任务。一般来讲，形成与“被配置为”对应的结构的电路可包括硬件电路和/或存储可执行以实现该操作的程序指令的存储器。该存储器可包括易失性存储器诸如静态随机存取存储器或动态随机存取存储器和/或非易失性存储器诸如光盘或磁盘存储装置、闪存存储器、可编程只读存储器等。类似地，为了描述的方便，可将各种单元/电路/部件描述为执行一项或多项任务。此类描述应当被解释成包括短语“被配置为”。表述被配置为执行一个或多个任务的单元/电路/部件明确地旨在对该单元/电路/部件不调用35U.S.C.§112(f)的解释。本说明书包括对“一个实施方案”或“实施方案”的引用。短语“在一个实施方案中”或“在实施方案中”的出现不一定指相同的实施方案，尽管通常设想包括特征的任何组合的实施方案，除非在此明确地否认。特定特征、结构或特性可以与本公开一致的任何适当的方式结合。具体实施方式图1是处理器集群30的一个实施方案的框图。在所示实施方案中，包括多个处理器32A-32n和二级(L2)缓存34。处理器32A-32n耦接到L2缓存34，L2缓存被进一步耦接以与包括集群30的系统的其它元件通信。在所示实施方案中，L2缓存34包括处理器电力管理器36，处理器电力管理器包括存储处理器32A-32n的PState的PState寄存器38。在各种实施方案中，每个处理器32A-32n可具有其自己的独立PState，处理器32A-32n的分组可共享PState，或者集群30可具有处理器32A-32n的共享的PState。处理器32A在图1中被详细图示为包括至少两个处理器核心：性能核心(PCore)40和效率核心(ECore)42。其它实施方案可包括附加的核心。每个核心40和42通过相应的电力开关44和46耦接到电源轨(VP)。因此，每个核心40和42可被独立地加电或掉电。其它处理器诸如处理器32n可与处理器32A类似。每个处理器32A-32n可以是在系统中执行的软件可将代码分配给以执行的实体。例如，软件可以是对系统中的硬件进行控制的操作系统(OS)的一部分。软件可以是对要执行的代码进行调度的线程或任务调度器。OS还可基于代码被执行的性能需求，为处理器32A-32n分配PState。OS可跟踪代码的行为以确定PState，可静态地记录每个线程/任务的信息以选择PState，等等，或它们的任何组合。此外或另选地，PState可受到系统中的其它条件(热极限、可用电池电力等)影响。每个可能的PState可指定处理器32A-32n的操作点。例如，操作点可包括处理器32A-32n中的VP的供电电压量值以及时钟的时钟频率。其它实施方案可以其它方式限定操作点，但一般来讲，操作点可指示处理器的性能和电力消耗。在一个实施方案中，PState可以是直接用作供电电压量值和时钟频率的一对值。在其它实施方案中，PState可以是用于获取供电电压量值和时钟频率的值(例如值表的索引)。如图1所示，处理器32A包括PCore40和ECore42。处理器32A所支持的每个PState映射到核心40和42中的一个核心。每个核心40和42可具有映射到自己的不止一个PState。在处理器32A-32n执行的代码改变和/或其它系统考量保证PState改变时，PState寄存器38可被更新(例如，通过OS本文档来自技高网...

【技术保护点】
一种处理器装置，包括：多个处理器核心，其中所述处理器核心中的至少一个处理器核心实施具有与所述处理器核心中的另一个处理器核心不同的效率/性能特征的相应设计；和处理器电力管理器，所述处理器电力管理器耦接到所述多个处理器核心，其中所述处理器电力管理器能够编程有多个处理器状态，其中所述多个处理器状态中的每个处理器状态映射到所述多个处理器核心中的一个处理器核心；并且所述多个处理器核心和所述处理器电力管理器被配置为响应于所述处理器装置从当前处理器状态被编程到所请求的处理器状态而将处理器上下文从所述多个处理器核心中的所述当前处理器状态所映射到的第一处理器核心转移到所述多个处理器核心中的所请求的处理器状态所映射到的第二处理器核心。

【技术特征摘要】
【国外来华专利技术】2014.11.20 US 14/548,8721.一种处理器装置，包括：多个处理器核心，其中所述处理器核心中的至少一个处理器核心实施具有与所述处理器核心中的另一个处理器核心不同的效率/性能特征的相应设计；和处理器电力管理器，所述处理器电力管理器耦接到所述多个处理器核心，其中所述处理器电力管理器能够编程有多个处理器状态，其中所述多个处理器状态中的每个处理器状态映射到所述多个处理器核心中的一个处理器核心；并且所述多个处理器核心和所述处理器电力管理器被配置为响应于所述处理器装置从当前处理器状态被编程到所请求的处理器状态而将处理器上下文从所述多个处理器核心中的所述当前处理器状态所映射到的第一处理器核心转移到所述多个处理器核心中的所请求的处理器状态所映射到的第二处理器核心。2.根据权利要求1所述的处理器装置，其中所述处理器电力管理器被配置为响应于所述处理器装置从所述当前处理器状态被编程到所请求的处理器状态而使所述第二处理器核心通电并使所述第一处理器核心掉电。3.根据权利要求1或2所述的处理器装置，其中所述处理器电力管理器被配置为将所述第二处理器核心的操作点改变到由第二处理器状态指定的第二操作点。4.根据权利要求1-3中任一项所述的处理器装置，其中所述处理器电力管理器被配置为响应于所述处理器电力管理器被编程到第三处理器状态而将由所述当前处理器状态指定的当前操作点改变到由所述第三处理器状态指定的第三操作点，其中所述第三处理器状态映射到所述第一处理器核心。5.根据权利要求1-4中任一项所述的处理器装置，其中所述多个处理器核心包括上下文切换状态机，所述上下文切换状态机被配置为与所述多个处理器核心中的其它处理器核心的上下文切换状态机协作以转移所述处理器上下文。6.根据权利要求5所述的处理器装置，还包括缓冲器，所述缓冲器耦接到所述上下文切换状态机并被配置为从所述第一处理器核心接收所述处理器上下文并将所述处理器上下文提供给所述第二处理器核心。7.根据权利要求1-6中任一项所述的处理器装置，其中所述多个处理器核心形成多个处理器中的第一处理器，并且其中所述处理器装置包括形成所述多个处理器中的其它处理器的第二多个处理器核心。8.根据权利要求7所述的处理器装置，还包括耦接到所述多个处理器并被所述多个处理器共享的缓存，其中转移所述上下文包括将至少经修改的数据从所述第一处理器核...

【专利技术属性】
技术研发人员：D·J·威廉姆森，G·R·威廉姆斯三世，
申请(专利权)人：苹果公司，
类型：发明
国别省市：美国,US