透过优化的重置状态降低储存元件中的泄漏制造技术

本发明专利技术提供各种方法以透过优化的重置状态降低泄漏并提升储存元件的性能。该些方法包括选择储存元件，其中，该储存元件包括经尺寸设置以降低静态漏电流的至少一储存元件组件或经调整以增加该储存元件的速度或性能的至少其中一者的至少一储存元件组件。该些方法还要求确定该储存元件的优选重置状态，其中，该优选重置状态至少基于静态漏电流的降低或该储存元件的速度或性能。该些方法还要求设置该储存元件重置状态为该优选重置状态。另一种方法要求确定储存元件是否在静态中至少花费预定时间量，以及至少基于该储存元件于其中至少花费该预定时间量的该静态确定该储存元件的优选重置状态。另一种方法还要求至少基于该储存元件于其中至少花费该预定时间量的该静态设置优选重置状态。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】本专利技术提供各种方法以透过优化的重置状态降低泄漏并提升储存元件的性能。该些方法包括选择储存元件，其中，该储存元件包括经尺寸设置以降低静态漏电流的至少一储存元件组件或经调整以增加该储存元件的速度或性能的至少其中一者的至少一储存元件组件。该些方法还要求确定该储存元件的优选重置状态，其中，该优选重置状态至少基于静态漏电流的降低或该储存元件的速度或性能。该些方法还要求设置该储存元件重置状态为该优选重置状态。另一种方法要求确定储存元件是否在静态中至少花费预定时间量，以及至少基于该储存元件于其中至少花费该预定时间量的该静态确定该储存元件的优选重置状态。另一种方法还要求至少基于该储存元件于其中至少花费该预定时间量的该静态设置优选重置状态。【专利说明】透过优化的重置状态降低储存元件中的泄漏
本专利技术通常涉及半导体储存元件，尤其涉及一种透过优化的重置状态降低泄漏的方法及装置。
技术介绍
电脑电路已从较简单基本的实施发展为复杂高速的设计。当代通信、计算及处理装置之速度、特征及功能的增加驱使电脑电路在许多区域中消耗较多的功率。此类功率密集型电路设计对于设计者已成为一个挑战，而对于消费者已成为一个问题，例如在移动装置中，此类功率密集型电路设计负面影响电池寿命。类似地，诸如桌上型电脑及笔记本电脑、电脑监控器等产品增加了其特征集、复杂性及速度。设计者试图透过开发正常运作期间以及用户不使用期间消耗功率较少的装置改善电池寿命及功率消耗问题。通常，在电脑电路级，当代通信、计算及处理装置是基于标准的构建块装置例如锁存器、触发器、组合逻辑、缓冲器以及反相器、晶体管等。例如锁存器及触发器等储存元件保持现有的数据值并“钟控输入(clock in)”新的值。在诸如锁存器及触发器等储存元件中载入新值需要“切换”该锁存器及触发器，其为一例如对应时钟信号等在锁存器或触发器中载入新数据值的过程。当“切换”时，该锁存器及触发器处于主动工作中。不过，在一些时期中储存元件例如锁存器及触发器并不在切换。亦即，储存元件也在“静态”中花费时间，在该“静态”中，储存的数据值不发生改变。在此类“静态”期间，例如锁存器及触发器等储存元件及其各自的子组件易发生静态功率消耗或功率泄漏。漏电流是指处于“静态(亦即该储存元件不在“切换”时)”时由储存元件的一个或多个组件消耗的电流量。当储存元件不在切换时，其非主动组件持续消耗功率；由于消耗的功率基本被浪费，因此任意静态功率消耗都特别昂贵。可将此类静态泄漏看作是使储存元件上电保持于特定的电压及电流的成本。因此，需要设计以改善泄漏效率，从而降低该成本。为减轻该问题，当前使用标准储存元件的电路实施是出于总体操作考虑而设计，例如“堆叠”晶体管以降低泄漏，但此类设计仍受泄漏优化问题困扰。类似地,储存元件具有与切换时间、时钟至输出(clock-to-output)时间、保持时间、设置时间等速度相关的特征，其可影响该储存元件所在电路路径的时序。为减少时序，当前使用标准储存元件的电路设计实施选择具有理想的时钟至输出、保持或设置特征的标准储存元件，以改善某些方面的电路路径时序，但此类设计仍受时序优化问题困扰。
技术实现思路
在本专利技术一实施例中提供一种方法。该方法包括选择储存元件,该储存元件包括经尺寸设置以降低静态漏电流的至少一储存元件组件；以及确定该储存元件的优选重置状态，其中，该优选重置状态是至少基于静态漏电流的该降低。该方法还包括设置该储存元件重置状态为该优选重置状态。在本专利技术另一实施例中提供一种方法。该方法包括选择储存元件，其中，该储存元件包括经调整以增加该储存元件的速度或性能的至少其中一者的至少一储存元件组件。该方法还包括确定该储存元件的优选重置状态，其中，该优选重置状态是至少基于该储存元件的速度或性能的至少其中一者的该增加；以及设置该储存元件重置状态为该优选重置状态。在本专利技术又一实施例中提供一种方法。该方法包括确定储存元件的优选重置状态，其中，该优选重置状态是基于漏电流降低、储存元件速度增加或储存元件性能增加的至少其中一者。该方法还要求设置该储存元件重置状态为该优选重置状态。在本专利技术再一实施例中提供一种方法。该方法要求确定储存元件是否在静态中花费预定时间量；以及至少基于该储存元件于其中至少花费该预定时间量的该静态确定该储存元件的优选重置状态。该方法还要求至少基于该储存元件于其中至少花费该预定时间量的该静态设置优选重置状态。【专利附图】【附图说明】结合附图参照下面的说明可理解本专利技术，其中，附图标记中最左边的数字表示出现各该附图标记的首张附图。图1显示依据一示例实施例采用储存方案包括图形卡的电脑系统的简单方块示意图。图2显示依据一示例实施例经由网络连接的多电脑系统的简单方块示意图。图3A至3B显示依据一示例实施例可用于硅芯片以及图1及图2所示装置的储存元件及储存元件阵列的简单示例图。图3C显示依据一示例实施例用于生产半导体晶圆或产品的半导体制造厂的简单示例图。图4显示具有对称尺寸的传统标准储存元件的详细示图。图5显示依据一示例实施例优化泄漏、速度和/或性能之储存元件的详细示图。图6显示依据一示例实施例图5的优化储存元件的一对交叉耦接反相器的详细示图。图7显示依据一示例实施例用于降低泄漏或增加储存元件的速度/性能的操作流程图。图8显示依据一示例实施例用于确定储存元件的优选重置状态的操作流程图。尽管本专利技术容许各种修改及替代形式，但附图中以示例形式显示其特定的实施例并在此进行详细描述。不过，应当理解，这里对特定实施例的说明并非意图将本专利技术限于所揭露的特定形式，相反，本专利技术意图涵盖落入由所附权利要求定义的本专利技术精神及范围内的所有修改、等同及替代。详细说明下面描述本专利技术的实施例。出于清楚目的，并非实际实施中的全部特征都描述于本说明书中。当然，应当了解，在任意此类实际实施例的开发中，可作大量的特定实施决定以满足开发者的特定目标，例如符合与系统相关及与商业相关的约束条件。该些约束条件因不同实施而异。而且，应当了解，此类开发努力可能复杂而耗时，但仍然是本领域技术人员借助本说明书所执行的常规程序。下面参照附图描述本专利技术的实施例。附图中示意各种结构、系统及装置仅是出于解释目的以及避免模糊本专利技术主题与本领域技术人员已知的细节。但是，本专利技术包括该些附图以说明并解释本专利技术的实施例。这里所用的词语和词组的意思应当理解并解释为与相关领域技术人员对该些词语及词组的理解一致。这里的术语或词组的连贯使用并不意图暗含特别的定义，亦即与本领域技术人员所理解的通常惯用意思不同的定义。若术语或词组意图具有特定意义，亦即不同于本领域技术人员所理解的意思，则此类特别定义会以直接明确地提供该术语或词组之特定定义的定义方式明确表示于说明书中。可使用任意尺寸的互补金属氧化物半导体(complementary metal-oxidesemiconductor ;CM0S)实施及技术执行这里所述的各种实施例。另外,还可使用非CMOS实施。本领域技术人员借助本说明书应当理解，这里使用的术语“储存元件”是指触发器、锁存器、寄存器、位单元(bitcell)等。储存元件可由一个或多个储存元件组件组成，例如金属氧化物半导体场效应晶体管(M0SFET)、其它晶体管等。储存元件组件本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：A·K·古纳塞卡，
申请(专利权)人：先进微装置公司，
类型：
国别省市：