MOS管导通电阻的测试结构及方法技术

本发明专利技术提供一种MOS管导通电阻的测试结构及方法，设置与MOS管的漏极和源极连接的两个测试垫相对应的两个参考测试垫，这两个参考测试垫之间的连线的规格和长度与MOS管的源极、漏极连接两个测试垫所用的连线规格和总长度相同，从而可以将MOS管的源极、漏极导通时与之相连的两个测试垫之间的电阻，与两个参考测试垫之间的电阻作差，获得更准确的MOS管导通电阻，由此可以消除现有的测试结构中的寄生电阻对测量结果影响；此外，本发明专利技术的测试结构，无需增加额外的面积，能够与标准CMOS工艺兼容，无需额外的光罩或工艺步骤。

Test structure and method for conducting resistance of MOS tube

The invention provides a MOS tube test structure and method on resistance, two reference test pad two test pad is connected with the drain and source of MOS tube corresponding to that between the two reference test pad connection specification and length of MOS tubes with the source and drain connection the two test pad with the same connection specifications and total length, thus resistance between the two test pad MOS tube source and drain conduction when connected, and the resistance between the two reference test pad for the poor, to obtain more accurate MOS pipe resistance, it can be the elimination of existing test parasitic resistance structure in the impact on the measurement results; in addition, the test structure of the invention, without additional area, which is compatible with standard CMOS process, without additional masks or process steps.

【技术实现步骤摘要】
MOS管导通电阻的测试结构及方法
本专利技术涉及集成电路测试
，尤其涉及一种MOS管导通电阻的测试结构及方法。
技术介绍
MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor)是金属-氧化层-半导体场效晶体管的简称，中文简称MOS管，是一种常见的半导体功率器件。随着半导体技术的不断进步，基于SOICMOS工艺的射频开关已经得到广泛应用，基本取代了之前的III-V族工艺。在这类应用中，MOS管通常作为开关使用，请参考图1A和图1B，MOS管导通时等效于一个导通电阻Ron，关断时等效于一个电容Coff，品质因数FOM(Figureofmerit)＝Ron*Coff，是衡量射频开关器件性能的最为关键的指标之一，直接影响到射频开关器件的稳定性，且品质因数越小越好。可见，MOS管的导通电阻直接关系到射频开关器件的品质因数，同时也直接关系到射频开关器件的插入损耗(insertionloss)和隔离度(isolation)。因此，对MOS管导通电阻(Ron)的测试就显得尤为重要。目前，MOS管导通电阻(Ron)的测试是对待测试的MOS管本文档来自技高网...

【技术保护点】
一种MOS管导通电阻的测试结构，其特征在于，包括依次设置的第一至第四测试垫，所述MOS管设置在第二测试垫和第三测试垫之间，且所述MOS管的漏极和源极分别连接至所述第二测试垫和第三测试垫，所述MOS管的栅极通过任一规格的连线连接至第一测试垫，所述MOS管的体节点通过任一规格的连线连接至第四测试垫；所述第三测试垫和第四测试垫之间通过规定规格的连线连接，所述MOS管的漏极和源极与第二测试垫和第三测试垫之间的连线为所述规定规格的连线，且所述MOS管的漏极和源极连接的所述规定规格的连线的总长度等于所述第三测试垫和第四测试垫之间的所述规定规格的连线的长度。

【技术特征摘要】
1.一种MOS管导通电阻的测试结构，其特征在于，包括依次设置的第一至第四测试垫，所述MOS管设置在第二测试垫和第三测试垫之间，且所述MOS管的漏极和源极分别连接至所述第二测试垫和第三测试垫，所述MOS管的栅极通过任一规格的连线连接至第一测试垫，所述MOS管的体节点通过任一规格的连线连接至第四测试垫；所述第三测试垫和第四测试垫之间通过规定规格的连线连接，所述MOS管的漏极和源极与第二测试垫和第三测试垫之间的连线为所述规定规格的连线，且所述MOS管的漏极和源极连接的所述规定规格的连线的总长度等于所述第三测试垫和第四测试垫之间的所述规定规格的连线的长度。2.如权利要求1所述的MOS管导通电阻的测试结构，其特征在于，所述规定规格的连线的单位面积电阻为50mΩ/sq～200mΩ/sq。3.如权利要求1所述的MOS管导通电阻的测试结构，其特征在于，相邻的两个测试垫之间的间距为50μm～200μm。4.如权利要求1所述的MOS管导通电阻的测试结构，其特征在于，所述MOS管的漏极和所述第二测试垫以及所述MOS管的源极和所述第三测试垫之间均通过所述规定规格的连线连接；或者，所述MOS管设置所述第二测试垫下方，所述MOS管的漏极直接与所述第二测试垫的底部电接触，所述MOS管的源极和所述第三测试垫之间通过所述规定规格的连线连接；或者，所述MOS管设置所述第三测试垫下方，所述MOS管的源极直接与所述第三测试垫的底部电接触，所述MOS管的漏极和所述第二测试垫之间通过所述规定规格的连线连接。5.如权利要求1所述的MOS管导通电阻的测试结构，其特征在于，施加在所述第一测试垫上的电压为工作电压，施加在所述第二测试垫上的电压为0.05V～0.1V，施加在所述第三测试垫和所述第四测试垫上的电压均为0。6.一种基于权利要求1至5中任一项所述的MOS管导通电阻的测试结构的方法，其特征在于，包括以下步骤：在所述第一测试垫上施加工作电压，在所述第二测试垫上施加0.05V～0.1V的电压，在所述第三测试垫和所述第四测试垫上均施加0V电压，所述MOS管导通；测出所述第二测试垫和所述第三测试垫之间的电阻值，定义为第一电阻值；测出所述第三测试垫和所述第四测试垫之间的电阻值，定义为第二电阻值；根据所述第一电阻值和所述第二电阻值计算出所述MOS管的导通电阻，所述MOS管的导通电阻为所述第一电阻值和所述第二电阻值的差值的绝对值。7.一种MOS管导通电阻的测试结构，其特征在于，包括第一测试垫组和第二测试垫组；所述第一测试垫组由依次排列的第一至第四测试垫组成，所述MOS管设置在第二测试垫和第三测试垫之间，且所述MOS管的漏极和源极分别连接至所述第二测试垫和第三测试垫，所述MOS管的栅极通过任一规格的连线连接至第一测试垫，所述MOS管的体节点通过任一规格的连线连接至第四测试垫；所述第二测试垫组由依次排列的第五至第八测试垫组成，第五至第八测试垫依次与第一至第四测试垫一一对应，所述第六测试垫和第七测试垫之间通过规定规格的连线连接，所述MOS管的漏极和源极与第二测试垫和第三测试垫之间的连线为所述规定规格的连线，且所述MOS管的漏极和源极连接的所述规定规格的连线的总长度等于所述第六测试垫和第七测试垫之间的所述规定规格的连线的长度。8.如权利要求7所述的MOS管导通电阻的测试结构，其特征在于，所述规定规格的连线的单位面积电阻为50mΩ/sq～200mΩ/sq。9.如权利要求7所述的MOS管导通电阻的测试结构，其特征在于，所述第一测试垫组或第二测试垫组中相邻两个测试垫之间的间距为50μm～200μm。10.如权利要求7所述的MOS管导通电阻的测试结构，其特征在于，所述MOS管的漏极和所述第二测试垫以及所述MOS管的源极和所述第三测试垫之间均通过所述规定规格的连线连接；或者，所述MOS管设置所述第二测试垫下方，所述MOS管的漏极直接与所述第二测试垫的底部电接触，所述MOS管的源极和所述第三测试垫之间通过所述规定规格的连线连接；或者，所述MOS管设置所述第三测试垫下方，所述MOS管的源极直接与所述第三测试垫的底部电接触，所述MOS管的漏极和所述第二测试垫之间通过所述规定规格的连线连接。11.如权利要求7所述的MOS管导通...

【专利技术属性】
技术研发人员：刘张李，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31