一种多栅薄膜晶体管、阵列基板及显示装置制造方法及图纸

本发明专利技术公开了一种多栅薄膜晶体管、阵列基板及显示装置，用以实现一个占用面积较小的多栅TFT，设置有该多栅TFT的像素的开口率较高，显示装置的分辨率较高。所述多栅薄膜晶体管包括：至少三个栅极，分别与每一栅极一一对应的有源层，各有源层为一体式结构；还包括：与其中一个有源层相连的源极，以及分别与其余的有源层一一对应相连的漏极。

Multi gate thin film transistor, array substrate and display device

The invention discloses a multi gate thin film transistor array substrate, and display device, to achieve a smaller footprint than gate TFT, is provided with an opening rate of pixels of the multi gate TFT is higher, the higher the resolution of the display device. The multi gate thin film transistor comprises at least three gate, an active layer which respectively correspond to each gate, the active layer is an integral structure; and further includes one active layer connected to the source, and the rest of the active layer respectively and corresponding drain.

【技术实现步骤摘要】
一种多栅薄膜晶体管、阵列基板及显示装置
本专利技术涉及显示
，尤其涉及一种多栅薄膜晶体管、阵列基板及显示装置。
技术介绍
在液晶显示（LCD）
或有机发光显示(OLED)
，薄膜晶体管(TFT)作为像素单元充放电的开关,其漏电流的大小是影响液晶屏性能的重要参数之一。现有技术，在TFT的有源层一直使用稳定性和加工性较好的非晶硅（a-Si）材料，但是a-Si材料的载流子迁移率较低，不能满足大尺寸、高分辨率显示器件的要求，特别是不能满足下一代有源矩阵式有机发光显示器件（ActiveMatrixOrganicLightEmittingDevice，AMOLED）的要求。与非晶硅（a-Si）薄膜晶体管相比，多晶硅尤其是低温多晶硅薄膜晶体管具有更高的电子迁移率和较少的漏电流，已经逐渐取代非晶硅薄膜晶体管，成为薄膜晶体管的主流。现有低温多晶硅薄膜晶体管制备技术中，源极和漏极通过掺杂形成，即源极、漏极和有源层位于同一层。常见的低温多晶硅TFT为单栅TFT，即一个TFT具有一个栅极、一个有源层、一个源极和漏极，为了降低单栅TFT的漏电流，现有技术提出了双栅TFT结构，即两个TFT串联而成一个双栅TFT，该双栅TFT具有两个栅极、一个源极和漏极、两个电性相连的有源层。双栅TFT在关态时的漏电流比同样宽长比的单栅TFT小1～2个数量级。但是双栅TFT在显示基板上的占用面积较单栅TFT大，影响显示器件像素的开口率，不利于实现高分辨率（高PPI）显示产品。具体地，针对液晶显示器件，每一亚像素中设置有一个双栅TFT。针对有机发光显示器件，每一个像素中设置有多个单栅和/或双栅TFT，该单栅和/或双栅TFT构成用于驱动OLED发光的驱动电路。像素的开口率较低，难以制作出较高PPI的液晶显示器件。以液晶显示器件中的像素为例说明，参见图1，为现有技术液晶显示器件中像素中的双栅TFT结构，包括：与同一条栅线10相连的两个双栅TFT20，每一个双栅TFT作为对应的一个像素的充放电开关。双栅TFT20包括：分别与栅线10相连的第一栅极201和第二栅极202；分别与第一栅极201和第二栅极202相对的第一有源层203和第二有源层204，第一有源层203和第二有源层204通过连接层205电性相连，第一有源层203和第二有源层204呈“一”字型分布。两个双栅TFT20共用栅线10，无论两个双栅TFT20是否共用数据线30，双栅TFT的占用面积较大，像素的开口率不够高。参见图1，当两个双栅TFT20共用数据线30时，由于数据线30与两个双栅TFT20的连接点（b点）的存在，使得栅线10上与b点相邻位置（a点）的线宽变细，栅线10存在断线的风险。
技术实现思路
本专利技术实施例提供的一种多栅薄膜晶体管、阵列基板及显示装置，用以实现一个占用面积较小的多栅TFT，设置有该多栅TFT的像素的开口率较高，显示装置的分辨率较高。本专利技术实施例提供的一种多栅薄膜晶体管，包括：至少三个栅极，分别与每一栅极一一对应的有源层，各有源层为一体式结构；还包括：与其中一个有源层相连的源极，以及分别与其余的有源层一一对应相连的漏极。较佳地，所述多栅薄膜晶体管包括：第一栅极、第二栅极和第三栅极；分别与所述第一栅极、第二栅极和第三栅极对应的第一有源层、第二有源层和第三有源层；所述第一有源层、第二有源层和第三有源层为一体式结构；分别与所述第二有源层和第三有源层一一对应相连的第一漏极和第二漏极；所述源极与所述第一有源层相连。较佳地，所述第一有源层、第二有源层和第三有源层构成“T”型结构或“丫”字型结构；第一有源层构成“T”型或“丫”字型结构中的纵向部分结构，第二有源层和第三有源层构成“T”型或“丫”字型结构中的横向部分结构。较佳地，所述第一栅极、第二栅极和第三栅极构成“U”型结构；第一栅极构成“U”型结构的底部结构，第二栅极和第三栅极构成“U”型结构的两个侧部结构。较佳地，所述多栅薄膜晶体管包括：第一栅极、第二栅极、第三栅极和第四栅极；分别与所述第一栅极、第二栅极、第三栅极和第四栅极对应的第一有源层、第二有源层、第三有源层和第四有源层；第一有源层、第二有源层、第三有源层和第四有源层为一体式结构；分别与所述第二有源层、第三有源层和第四有源层一一对应相连的第一漏极、第二漏极和第三漏极；所述源极与所述第一有源层相连。较佳地，所述第一栅极、第二栅极、第三栅极和第四栅极构成一个“口”字型结构，“口”字型结构的四个边分别为第一栅极、第二栅极、第三栅极和第四栅极。较佳地，所述第一有源层、第二有源层、第三有源层和第四有源层构成一个“十”字型结构，由十字交叉点处向外延伸的四个部分分别为第一有源层、第二有源层、第三有源层和第四有源层。本专利技术实施例提供一种阵列基板，包括：所述任一方式的多栅薄膜晶体管。较佳地，还包括：多条栅线、多条数据线、多个设置有像素电极的像素单元，每相邻两行像素单元之间设置有一条数据线；所述多栅薄膜晶体管位于至少两个相邻的像素单元之间，所述多栅薄膜晶体管中的各栅极与邻近的同一条栅线相连，源极与所述数据线相连，各漏极分别与所述相邻像素单元中的不同像素电极一一对应相连。较佳地，所述各栅极、各有源层和各漏极位于所述栅线的同一侧，所述源极位于所述栅线的另一侧。本专利技术实施例提供一种显示装置，包括所述阵列基板。综上所述，本专利技术实施例首先提供一种多栅TFT，该多栅TFT包括至少三个栅极，分别与每一栅极一一对应的有源层，各有源层为一体式结构；还包括：与其中一个有源层相连的源极，以及分别与其余的有源层一一对应相连的漏极。由于各有源层为一体式结构，在多栅TFT通电时，各有源层形成的沟道共用，该多栅TFT可以起到至少两个双栅薄膜晶体管的作用，而且实现了结构简单，占用面积小的目的。本专利技术实施例提供一种阵列基板和显示装置，包括所述多栅TFT，在像素开口率一定的前提下，像素面积更小，显示装置的分辨率PPI更高。在显示装置分辨率一定的前提下，像素的开口率更高，显示效果更好。附图说明图1为现有技术液晶显示器件中像素中的双栅TFT结构示意图；图2为本专利技术实施例一提供的多栅TFT结构示意图；图3为图2所示的一体式结构中的第一有源层、第二有源层和第三有源层结构示意图；图4为本专利技术实施例一提供的第一栅极、第二栅极和第三栅极，以及第一有源层、第二有源层和第三有源层的第一实施方式结构示意图；图5为本专利技术实施例一提供的第一栅极、第二栅极和第三栅极，以及第一有源层、第二有源层和第三有源层的第二实施方式结构示意图；图6为本专利技术实施例二提供的多栅TFT结构示意图；图7为本专利技术实施例二提供的第一栅极、第二栅极和第三栅极，以及第一有源层、第二有源层和第三有源层的第二实施方式结构示意图；图8为本专利技术实施例提供的本专利技术与对比例的TFT充电特性的模拟结果对比图；图9为本专利技术实施例提供的本专利技术与对比例的TFT保持特性的模拟结果对比图；图10为本专利技术实施例提供的阵列基板结构示意图。具体实施方式本专利技术实施例提供的一种多栅薄膜晶体管、阵列基板及显示装置，用以实现一个占用面积较小的多栅TFT，设置有该多栅TFT的像素的开口率较高，显示装置的分辨率较高。多栅薄膜晶体管包括：至少三个栅极，分别与每一栅极一一对应的有源层，各有源层为一体式结构；还本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括：多栅薄膜晶体管、多条栅线、多条数据线、多个设置有像素电极的像素单元，每相邻两行像素单元之间设置有一条数据线；其中，所述多栅薄膜晶体管包括：至少三个栅极，分别与每一栅极一一对应的有源层，各有源层为一体式结构；与其中一个有源层相连的源极，以及分别与其余的有源层一一对应相连的漏极；所述多栅薄膜晶体管包括：第一栅极、第二栅极和第三栅极；分别与所述第一栅极、第二栅极和第三栅极对应的第一有源层、第二有源层和第三有源层；所述第一有源层、第二有源层和第三有源层为一体式结构；分别与所述第二有源层和第三有源层一一对应相连的第一漏极和第二漏极；所述源极与所述第一有源层相连；其中，所述第一有源层、第二有源层和第三有源层构成“丫”字型结构；所述第一有源层构成“丫”字型结构中的纵向部分结构，所述第二有源层和第三有源层构成“丫”字型结构中的横向部分结构；或者，所述多栅薄膜晶体管包括：第一栅极、第二栅极、第三栅极和第四栅极；分别与所述第一栅极、第二栅极、第三栅极和第四栅极对应的第一有源层、第二有源层、第三有源层和第四有源层；所述第一有源层、第二有源层、第三有源层和第四有源层为一体式结构；分别与所述第二有源层、第三有源层和第四有源层一一对应相连的第一漏极、第二漏极和第三漏极；所述源极与所述第一有源层相连；其中，所述第一栅极、第二栅极、第三栅极和第四栅极构成一个“口”字型结构，“口”字型结构的四个边分别为第一栅极、第二栅极、第三栅极和第四栅极；所述多栅薄膜晶体管位于至少两个相邻的像素单元之间，所述多栅薄膜晶体管中的各栅极与邻近的同一条栅线相连，源极与所述数据线相连，各漏极分别与所述相邻像素单元中的不同像素电极一一对应相连；并且所述各栅极、各有源层和各漏极位于所述栅线的同一侧，所述源极位于所述栅线的另一侧。...

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：多栅薄膜晶体管、多条栅线、多条数据线、多个设置有像素电极的像素单元，每相邻两行像素单元之间设置有一条数据线；其中，所述多栅薄膜晶体管包括：至少三个栅极，分别与每一栅极一一对应的有源层，各有源层为一体式结构；与其中一个有源层相连的源极，以及分别与其余的有源层一一对应相连的漏极；所述多栅薄膜晶体管包括：第一栅极、第二栅极和第三栅极；分别与所述第一栅极、第二栅极和第三栅极对应的第一有源层、第二有源层和第三有源层；所述第一有源层、第二有源层和第三有源层为一体式结构；分别与所述第二有源层和第三有源层一一对应相连的第一漏极和第二漏极；所述源极与所述第一有源层相连；其中，所述第一有源层、第二有源层和第三有源层构成“丫”字型结构；所述第一有源层构成“丫”字型结构中的纵向部分结构，所述第二有源层和第三有源层构成“丫”字型结构中的横向部分结构；或者，所述多栅薄膜晶体管包括：第一栅极、第二栅极、第三栅极和第四栅极；分别与所述第一栅极、第二栅极、第三栅极和第四栅极对应的第一有源层、第二有源层...

【专利技术属性】
技术研发人员：孙拓，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11