用于绝缘体上硅的s接触制造技术

公开了用于绝缘体上硅的s接触(s‑contact)。描述了用于使用电阻式结构改善防止电荷注入器件层中的系统、方法和装置。可以使用更简单的制造方法和更少的制造步骤来制作这样的电阻式结构，即s接触部。对于金属氧化物半导体(MOS)场效应晶体管(FET)，可以将s接触部制作成直接连接或电阻式连接至晶体管的所有区，包括源极区、漏极区和栅极。

【技术实现步骤摘要】
用于绝缘体上硅的s接触
本文中描述的各实施方式一般涉及用于在器件的制造阶段期间防止绝缘体上硅(SOI)器件充电的系统、方法和设备。
技术介绍
半导体器件的制造阶段可以包括：使半导体器件经受电势梯度或者在半导体器件的表面上感应出电荷的过程。在一些情况下，与这样的过程相关联的高能带电粒子(离子)进而可以进入半导体器件的层中，并且在这样的层内被俘获。层内被俘获的电荷进而会对半导体器件的工作特性产生不利影响，例如相应阈值电压的高变化，并且在极端情况下可以造成器件的内部结构/层的破裂，从而导致器件无功能。已经设计出用于提供在例如等离子体蚀刻阶段期间注入到半导体器件的各层内的电荷的放电路径的各种方法和设备。这样的半导体器件可以包括金属氧化物半导体(MOS)场效应晶体管(FET)，并且特别是在绝缘体上硅(SOI)衬底和蓝宝石上硅(SOS)衬底上制造的MOSFET。具体地，用于向在低电阻率衬底上制造的SOI器件的层提供放电路径的方法和设备使用有源二极管和/或结二极管的组合。使用这样的二极管以不影响配备该放电路径的半导体器件的正常操作。在使用高电阻率衬底制造SOI器件的情况下，会期望提供更简单、更紧凑本文档来自技高网...

【技术保护点】
一种器件，包括：高电阻率半导体衬底；覆于所述衬底上的绝缘层；覆于所述绝缘层上的有源层，并且所述有源层包括所述器件的有源区和隔离区；形成在所述有源层的隔离部分中的晶体管，所述晶体管包括漏极区、源极区和栅极沟道区；以及第一导电结构，其将a)漏极接触部或源极接触部以及b)栅极接触部中的一个接触部电阻式连接至所述半导体衬底，所述第一导电结构包括：第一导线，其将a)以及b)中的所述一个接触部连接至第一导电接触部，所述第一导电接触部在所述有源层的位于所述有源层的所述隔离部分外部的区域处延伸穿过所述有源层，并且延伸穿过所述绝缘层，以与所述半导体衬底形成接触。

【技术特征摘要】
2015.12.09 US 14/964,4121.一种器件，包括：高电阻率半导体衬底；覆于所述衬底上的绝缘层；覆于所述绝缘层上的有源层，并且所述有源层包括所述器件的有源区和隔离区；形成在所述有源层的隔离部分中的晶体管，所述晶体管包括漏极区、源极区和栅极沟道区；以及第一导电结构，其将a)漏极接触部或源极接触部以及b)栅极接触部中的一个接触部电阻式连接至所述半导体衬底，所述第一导电结构包括：第一导线，其将a)以及b)中的所述一个接触部连接至第一导电接触部，所述第一导电接触部在所述有源层的位于所述有源层的所述隔离部分外部的区域处延伸穿过所述有源层，并且延伸穿过所述绝缘层，以与所述半导体衬底形成接触。2.根据权利要求1所述的器件，其中，所述第一导电接触部在所述器件的隔离区处延伸穿过所述有源层。3.根据权利要求2所述的器件，其中，所述隔离区是浅沟槽隔离(STI)区。4.根据权利要求1所述的器件，其中，所述第一导电接触部在所述器件的有源区处延伸穿过所述有源层。5.根据权利要求1所述的器件，其中，所述第一导电结构将所述漏极接触部电阻式连接至所述半导体衬底。6.根据权利要求1所述的器件，其中，所述第一导电结构将所述源极接触部电阻式连接至所述半导体衬底。7.根据权利要求1所述的器件，其中，所述第一导电结构将所述栅极接触部电阻式连接至所述半导体衬底。8.根据权利要求1所述的器件，其中，所述漏极接触部、所述源极接触部、所述第一导线、所述第二导线和所述第一导电接触部包括a)钨、b)铜、c)多晶硅、以及d)金属之一。9.根据权利要求1所述的器件，还包括第二导电结构，所述第二导电结构将a)以及b)中的所述一个接触部的其它接触部电阻式连接至所述半导体衬底。10.根据权利要求9所述的器件，其中，所述第二导电结构包括：第二导线，所述第二导线将a)以及b)中的所述一个接触部的所述其它接触部连接至第二导电接触部，所述第二导电接触部被电阻式耦接至所述半导体衬底。11.根据权利要求10所述的器件，其中，所述第二导电接触部在所述有源层的位于所述有源层的所述隔离部分外部的区域处延伸穿过所述有源层，并且延伸穿过所述绝缘层，以与所述半导体衬底进行接触。12.根据权利要求11所述的器件，其中，所述第二导电接触部在所述器件的隔离区处延伸穿过所述有源层。13.根据权利要求11所述的器件，其中，所述第二导电接触部在所述器件的有源区处延伸穿过所述有源层。14.根据权利要求10所述的器件，其中，所述第二导电接触部被电阻式耦接至在所述有源层的所述隔离部分外部的有源区。15.根据权利要求14所述的器件，其中，在所述有源层的所述隔离部分外部的所述有源区是第二晶体管的有源区。16.根据权利要求15所述的器件，其中，所述第二晶体管的所述有源区经由与所述第一导电结构相似的导电结构被电阻式耦接至所述半导体衬底，其中所述导电结构的导电接触部延伸穿过所述有源层，并且穿过所述绝缘层，以与所述半导体衬底形成接触。17.根据权利要求1所述的器件，其中，所述高电阻率衬底的电阻率值在3000欧姆·厘米至20000欧姆·厘米的范围内。18.根据权利要求1所述的器件，其中，所述高电阻率衬底的电阻率值大于3000欧姆·厘米。19.根据权利要求9所述的器件，还包括一个或更多个另外的第一导电结构和/或一个或更多个另外的第二导电结构。20.根据权利要求19所述的器件，其中，所述一个或更多个另外的第一导电结构的数目基于所述第一导电结构与所述半导体衬底的离开所述绝缘层的底表面之间的期望的等效电阻。21.根据权利要求19所述的器件，其中，所述一个或更多个另外的第二导电结构的数目基于所述第二导电结构与所述半导体衬底的离开所述绝缘层的底表面之间的期望的等效电阻。22.根据权利要求19所述的器件，其中，所述一个或更多个另外的导电结构的数目的增加使穿过所述半导体衬底、在所述导电结构与所述半导体衬底的离开所述绝缘层的底表面之间的等效电阻减小。23.根据权利要求19所述的器件，其中，所述第一导电结构相对于所述第二导电结构的相对位置基于穿过所述半导体衬底、在所述第一导电结构与所述第二导电结构之间的期望的等效电阻。24.根据权利要求1所述的器件，其中，所述晶体管是N型...

【专利技术属性】
技术研发人员：贝夫鲁斯·塔什巴什，西蒙·爱德华·威拉德，阿拉因·迪瓦莱，锡南·格克泰佩利，
申请(专利权)人：派瑞格恩半导体有限公司，
类型：发明
国别省市：美国,US