一种SATA桥接芯片及其工作方法技术

本发明专利技术公开了一种SATA桥接芯片及其工作方法，其中该芯片包括CPU模块，所述CPU模块分别与SATA Device模块、SE模块、BUFFER模块和RAID模块相连；在写数据过程中，所述SATA Device模块用于将接收到的数据进行解析，并将解析后的数据传送至SE模块进行加密，所述SE模块还用于将加密后的数据传送至BUFFER模块进行缓存；所述CPU模块用于将接收到RAID模式选择传送至RAID模块，再RAID模块中根据相应模式来调取BUFFER模块中缓存的数据进行相应存储；在读数据过程中，CPU模块用于将接收到RAID模式选择传送至RAID模块，所述RAID模块用于根据相应模式来读取相应主盘中的数据并传送至BUFFER模块进行缓存，然后再经SE模块进行解密，解密的数据通过SATA Device模块被发送到桥接设备中。

【技术实现步骤摘要】
一种SATA桥接芯片及其工作方法
本专利技术属于芯片领域，尤其涉及一种SATA桥接芯片及其工作方法。
技术介绍
SATA(SerialAdvancedTechnologyAttachment，串行高级技术附件)是一种基于行业标准的串行硬件驱动器接口，是由Intel、IBM、Dell、APT、Maxtor和Seagate公司共同提出的硬盘接口规范。市场现有的SATA桥接芯片不能对读写的数据进行加密和解密，安全性比较差；或者RAID模式单一，不能根据用户实际应用需求来选择合适的RAID模式。
技术实现思路
为了解决现有技术的不足，本专利技术提供了一种SATA桥接芯片，该芯片能够根据用户实际需求来选择相应的RAID模式，还能够对读写的数据进行加密和解密，提高芯片的数据传输过程中的安全性。本专利技术的一种SATA桥接芯片，包括CPU模块，所述CPU模块分别与SATADevice模块、SE模块、BUFFER模块和RAID模块相连；在写数据过程中，所述SATADevice模块用于将接收到的数据进行解析，并将解析后的数据传送至SE模块进行加密，所述SE模块还用于将加密后的数据传送至BUFFER模块进行缓存；所述CPU模块用于将接收到RAID模式选择传送至RAID模块，再RAID模块中根据相应模式来调取BUFFER模块中缓存的数据进行相应存储；在读数据过程中，CPU模块用于将接收到RAID模式选择传送至RAID模块，所述RAID模块用于根据相应模式来读取相应主盘中的数据并传送至BUFFER模块进行缓存，然后再经SE模块进行解密，解密的数据通过SATADevice模块被发送到桥接设备中。进一步的，所述CPU模块还和SPI接口模块相连。进一步的，所述SPI接口模块还与SPIFlash模块相连。其中，SPI接口模块用于读写SPIFlash模块中的固件数据。进一步的，所述RAID模块分别与SATAHost0模块和SATAHost1模块相连，所述SATAHost0模块和SATAHost1模块分别存储有RAID0算法和RAID1算法。这样能够提供RAID0和RAID1两种模式供用户选择。进一步的，所述SATADevice模块通过SATA总线与PC/SERVER相连。进一步的，所述SATAHost0模块和SATAHost1模块分别与一个移动存储设备相连。本专利技术还提供了一种SATA桥接芯片的工作方法。本专利技术的SATA桥接芯片的工作方法，包括写数据和读数据两个过程；在写数据过程中，SATADevice模块将接收到的数据进行解析，并将解析后的数据传送至SE模块进行加密，SE模块将加密后的数据传送至BUFFER模块进行缓存；CPU模块将接收到RAID模式选择传送至RAID模块，再RAID模块中根据相应模式来调取BUFFER模块中缓存的数据进行相应存储；在读数据过程中，CPU模块将接收到RAID模式选择传送至RAID模块，RAID模块用于根据相应模式来读取相应主盘中的数据并传送至BUFFER模块进行缓存，然后再经SE模块进行解密，解密的数据通过SATADevice模块被发送到桥接设备中。进一步的，该方法还包括：在写数据过程中，若CPU模块将接收到RAID模式为RAID0模式，则0和1数据分别通过SATAHost0模块和SATAHost1模块储存在单序硬盘和偶序硬盘中；若CPU模块将接收到RAID模式为RAID1模式，则相同的数据通过SATAHost0模块和SATAHost1模块分别写到在单序硬盘和偶序硬盘中。进一步的，该方法还包括：在读数据过程中，若CPU模块将接收到RAID模式为RAID0模式，则依次通过SATAHost0模块和SATAHost1模块从单序硬盘和偶序硬盘中读取数据；若CPU模块将接收到RAID模式为RAID1模式，则SATAHost0模块或SATAHost1模块从相应硬盘中读取数据。进一步的，在读数据过程中，若与SATAHost0模块和SATAHost1模块相连的其中一硬盘崩溃，则从另一硬盘中读取数据。与现有技术相比，本专利技术的有益效果是：(1)本专利技术的SATA桥接芯片设置有SE模块，利用SE模块对从桥接设备读取的数据进行加密以及从移动存储设备中读取的加密数据进行解密，实现了对数据进行加解密的功能，保证了数据传输过程中的安全性；(2)本专利技术的SATA桥接芯片还具有多种RAID模式选择，各个模块可以通过CPU模块来配置不用参数实现不同功能的选择，提高了SATA桥接芯片的普适性以及用户的体验性。附图说明构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。图1是本专利技术的一种SATA桥接芯片结构示意图。具体实施方式应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属
的普通技术人员通常理解的相同含义。需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。术语解释部分：CPU模块：其用于进行执行固件编程指令，对整体读写加解密功能进行调度，可以采用8051或者ARM等CPU实现。SATADevice模块：包含SATAPHY高速模拟电路和SATAdevice控制器电路，用于同主机端进行数据的高速数据传输。其中，SATAPHY高速模拟电路和SATAdevice控制器电路均采用第三方知识产权(IP)电路，此处将不再累述。SE模块：SecurityEngine电路，可对数据进行加解密操作，电路支持AES、SM1、SM4等对称数据加解密算法。其中，SecurityEngine电路包括若干个加解密芯片，每个加解密芯片均与一双向数据选择器相连。BUFFER模块：其用于缓存数据，可采用寄存器予以实现；RAID模块：对数据进行RAID管理电路，支持RAID0和RAID1两种模式。当为RAID0模式时，将数据进行奇偶划分，分别发给SATAHost0模块和SATAHost1模块。当为RAID1模式时，将数据同时发给SATAHost0模块和SATAHost1模块。其中，RAID模块包括奇偶计数器和数据选择器，所述偶计数器和数据选择器相连，奇偶计数器和数据选择器分别与SATAHost0模块和SATAHost1模块相连。SPI接口：SPI(SerialPeripheralInterface--串行外设接口)总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。SPI有三个寄存器分别为：控制寄存器SPCR，状态寄存器SPSR，数据寄存器SPDR。外围设备包括FLASHRAM、网络控制器、LCD显示驱动器、A/D转换器和MCU等。SATAHost0模块：包含SATAPHY高速模拟电路和SATAhost控制器电路，用于同下游SATA设备进行数据的高速数据传输。SATAHost1模块：同SATAHost0模块。SPIFlash模块：其中，SPI：本文档来自技高网...

【技术保护点】
一种SATA桥接芯片，其特征在于，包括CPU模块，所述CPU模块分别与SATA Device模块、SE模块、BUFFER模块和RAID模块相连；在写数据过程中，所述SATA Device模块用于将接收到的数据进行解析，并将解析后的数据传送至SE模块进行加密，所述SE模块还用于将加密后的数据传送至BUFFER模块进行缓存；所述CPU模块用于将接收到RAID模式选择传送至RAID模块，再RAID模块中根据相应模式来调取BUFFER模块中缓存的数据进行相应存储；在读数据过程中，CPU模块用于将接收到RAID模式选择传送至RAID模块，所述RAID模块用于根据相应模式来读取相应主盘中的数据并传送至BUFFER模块进行缓存，然后再经SE模块进行解密，解密的数据通过SATA Device模块被发送到桥接设备中。

【技术特征摘要】
1.一种SATA桥接芯片，其特征在于，包括CPU模块，所述CPU模块分别与SATADevice模块、SE模块、BUFFER模块和RAID模块相连；在写数据过程中，所述SATADevice模块用于将接收到的数据进行解析，并将解析后的数据传送至SE模块进行加密，所述SE模块还用于将加密后的数据传送至BUFFER模块进行缓存；所述CPU模块用于将接收到RAID模式选择传送至RAID模块，再RAID模块中根据相应模式来调取BUFFER模块中缓存的数据进行相应存储；在读数据过程中，CPU模块用于将接收到RAID模式选择传送至RAID模块，所述RAID模块用于根据相应模式来读取相应主盘中的数据并传送至BUFFER模块进行缓存，然后再经SE模块进行解密，解密的数据通过SATADevice模块被发送到桥接设备中。2.如权利要求1所述的一种SATA桥接芯片，其特征在于，所述CPU模块还和SPI接口模块相连。3.如权利要求2所述的一种SATA桥接芯片，其特征在于，所述SPI接口模块还与SPIFlash模块相连。4.如权利要求1所述的一种SATA桥接芯片，其特征在于，所述RAID模块分别与SATAHost0模块和SATAHost1模块相连，所述SATAHost0模块和SATAHost1模块分别存储有RAID0算法和RAID1算法。5.如权利要求1所述的一种SATA桥接芯片，其特征在于，所述SATADevice模块通过SATA总线与PC/SERVER相连。6.如权利要求4所述的一种SATA桥接芯片，其特征在于，所述SATAHost0模块和SATAHost1模块分别与一个移动存储设备相连。7.一种如权利要求1-6任一项所述的SATA桥接芯片的工作方法，其特征在于...

【专利技术属性】
技术研发人员：张涛，
申请(专利权)人：山东鸿秦微电子科技有限公司，
类型：发明
国别省市：山东,37