高速加解密USB桥接芯片以及芯片高速加解密方法技术

一种高速加解密USB桥接芯片以及高速加解密方法，芯片包括：第一USB 接口(103)、第二USB接口(104)、加密算法模块(102)、内部存储器(107)、 CPU(105)、数据缓存器、数据缓存控制器(101)。本发明专利技术作为加解密桥接 装置应用于主机(20)与移动存储设备(30)之间的连接，在芯片中利用数 据缓存控制器中第二控制位和第三控制位的交替使能来切换第一USB接口、 加密算法模块和第二USB接口的逻辑地址，与第一数据缓存区、第二数据缓 存区和第三数据缓存区的物理地址之间的映射关系，使第一数据缓存区、第 二数据缓存区和第三数据缓存区轮流跟随第一USB接口、加密算法模块和第 二USB接口并行工作，在主机与移动存储设备之间传递数据批次，从而提高 了数据的加解密速度。

【技术实现步骤摘要】

本专利技术涉及加解密芯片以及高速加解密方法，尤其涉及主机与移动存储 设备之间利用USB接口连接的一种高速加解密USB桥接芯片以及提高芯片 加解密速度的方法，属于信息安全加密

技术介绍
目前，移动存储设备被广泛使用，对移动存储设备的数据进行加密可以 有效保障数字资产信息的安全，使其不被非法用户获取。因此，数据加密， 特别是移动存储设备上的数据加密是保护数字信息安全的重要手段。将原文 数据高速加密保存到移动存储设备被广泛应用于各种信息安全领域。目前，为了对移动存储设备中保存的数据进行加密，采取的措施是在普 通移动存储设备中增加一加密模块。主机向移动存储设备写入数据前，先将 原文数据经过加密模块加密，然后将密文数据存入移动存储设备中。主机从 移动存储设备读出数据时，先将密文数据经过加密模块解密，然后将解密后 的原文数据读入主机。目前的设计普遍存在数据加密速度慢、数据加密方式 简单、加密手段有限等问题。这对要将大数据量存储到移动存储设备、需要 更多加密手段和方式的现实需求来说，对加密芯片的数据加解密传输速度、 加密手段和方式都提出了更高的要求。
技术实现思路
本专利技术提供一种高速加解密USB桥接芯片以及芯片高速加解密方法，目 的旨在解决主机与移动存储设备之间数据加解密速度慢、数据加密方式简 单、加密手段有限等技术问题，在主机与移动存储设备之间利用USB接口连 接，就可以通过高速加解密USB桥接芯片对主机与移动存储设备之间传输的 数据进行高速加解密。为达到上述目的，本专利技术桥接芯片采用的技术方案是 一种高速加解密 USB桥接芯片，包括第一 USB接口 ，该接口为用于连接主机的USB接口 ，实现从主机读出数 据或向主机写入数据；第二 USB接口 ，该接口为用于连接移动存储设备的USB接口 ，实现从移 动存储设备读出数据或向移动存储设备写入数据；加密算法模块，用于加密从主机读出的原文数据以及解密从移动存储设 备读出的密文数据；6内部存储器，用于存储所述USB桥接芯片的固件或开机引导程序(BootLoader);CPU,用于执行存储于内部存储器上的固件，完成对所述USB桥接芯片 的控制和管理；数据緩存器，该数据緩存器具有第一数据緩存区、第二数据緩存区和第 三数据緩存区，在所述USB桥接芯片初始化时，第一USB接口的逻辑地址 分配给第一数据緩存区，加密算法模块的逻辑地址分配给第二数据緩存区， 第二 USB接口的逻辑地址分配给第三数据緩存区；数据緩存控制器，由寄存器构成，该寄存器设有三个控制位，其中，第 一控制位使能后使得第一 USB接口的逻辑地址与第二 USB接口的逻辑地址 进行交换，第二控制位使能后使得第一 USB接口的逻辑地址与加密算法模块 的逻辑地址进行交换，第三控制位使能后使得第二 USB接口的逻辑地址与加 密算法模块的逻辑地址进行交换；通讯I/O模块，用于与外部通讯设备的通讯，实现从外部通讯设备上获取 指令或下载数据；所述CPU分别与加密算法模块、数据緩存器控制器、内部存储器、数据 緩存器、第一USB接口、第二USB接口和通讯I/0模块通过总线连接。为达到上述目的，本专利技术高速加解密方法采用的技术方案是 一种USB 桥接芯片的高速加解密方法，其创新在于在主机向移动存储设备进行写操 作或读操作过程中，利用数据緩存控制器中第二控制位和第三控制位的交替 使能来切换第一USB接口、加密算法模块和第二USB接口的逻辑地址，与 第 一数据緩存区、第二数据緩存区和第三数据緩存区的物理地址之间的映射 关系，使第 一数据緩存区、第二数据緩存区和第三数据緩存区轮流跟随第一 USB接口、加密算法模块和第二 USB接口并行工作，在主机与移动存储设 备之间传递数据批次，其中，写操作时所述第二控制位和第三控制位的交替 使能从第二控制位开始，读操作时所述第二控制位和第三控制位的交替使能 从第三控制位开始。上述技术方案中的有关内容解释如下1、上述方案中，所述"第一USB接口"和"第二USB接口"均为USB 接口。 USB的全称是Universal Serial Bus, USB支持热插拔，即插即用的优 点，所以USB接口已经成为一种标准的4妄口方式。USB有两个规范，即 USB 1.1和USB2.0。 USBU是目前较为普遍的USB规范，USB2.0规范是由USB1.1规范演变而来的。它的传输速率达到了 480Mbps,折算为MB为 60MB/s,足以满足大多数外设的速率要求。在本专利技术中，第一USB接口用 于连接主机，USB接口为从设，而第二 USB接口用于连接移动存储设备， USB接口为主设，但USB接口选择USB1.1或USB2.0均可以使用，其中 USB2.0更好。2、 上述方案中，所述"数据緩存器"是一种数据存储器，用于存储数据。 本专利技术中数据緩存器可以采用FIFO。 FIFO是英文First In First Out的缩写， 是一种先进先出的数据緩存器，他与普通存储器的区别是没有外部读写地址 线，这样使用起来非常筒单，但缺点就是只能顺序写入数据，顺序的读出数 据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以 由地址线决定读取或写入某个指定的地址。3、 上述方案中，所述"固件，，(Firmware)就是写入E2ROM或E2pROM(可 编程只读存储器)中的程序，通俗的理解就是"固化的软件"。与普通软件完 全不同，它是固化在集成电路内部的程序代码，负责控制和协调集成电路的 功能。4、 上述方案中，所述"数据緩存控制器"是用于管理第一 USB接口、 第二 USB接口和加密算法模块所对应的数据緩存器，即数据緩存器中的第一 数据緩存区、第二数据緩存区和第三数据緩存区，完成数据的转移。数据緩 存控制器中设有三个控制位，第一控制位用于主机与移动存储设备之间透明 操作，即使能该控制位后主机与移动存储设备之间的数据流操作不经过力口密 或解密，而是直接将主机中的数据写入移动存储设备，或直接从移动存储设 备中读出数据。这个控制位一般在不需要对数据进行加密的情况下使用。在 需要对主机与移动存储设备之间传输的数据进行加密或解密时需要使用第 二控制位和第三控制位。5、 上述方案中，所述"加密算法模块，，是用于加密原文数据或解密密文 数据的模块。加密算法模块采用的算法可包括RSA、 DES、 3DES、 SHA等 或自定义的编解码方式。加密算法还可以通过通讯1/0模块从外部来补充。总之，本专利技术高速加解密USB桥接芯片作为主机与移动存储设备之间的 连接设备，当数据从主机写到移动存储设备时，进行实时加密，并将加密后 的数据写入移动存储设备的存储区中；当数据需要被读取或使用的时候，将 根据配置调用相应的解密算法模块对需要读取的数据进行实时解密，然后传 送给主机端4吏用。由于上述技术方案运用，本专利技术与现有技术相比具有下列优点和效果1、 本专利技术克服了现有主机与移动存储设备之间数据加解密速度慢、数据 加密方式简单、加密手段有限等技术缺陷，在主机与移动存储设备之间利用 USB接口连接，就可以通过本专利技术高速加解密USB桥接芯片对主机与移动 存储设备之间传输的数据进行高速加解密。特别是本专利技术在USB桥接芯片中 利用数据緩存控制器中第二控制位和第本文档来自技高网...

【技术保护点】
一种高速加解密ＵＳＢ桥接芯片，其特征在于包括：　第一ＵＳＢ接口（１０３），该接口为用于连接主机（２０）的ＵＳＢ接口，实现从主机（２０）读出数据或向主机（２０）写入数据；　第二ＵＳＢ接口（１０４），该接口为用于连接移动存储设备（３０）的ＵＳＢ接口，实现从移动存储设备（３０）读出数据或向移动存储设备（３０）写入数据；　加密算法模块（１０２），用于加密从主机（２０）读出的原文数据以及解密从移动存储设备（３０）读出的密文数据；　内部存储器（１０７），用于存储所述ＵＳＢ桥接芯片（１０）的固件或开机引导程序；　ＣＰＵ（１０５），用于执行存储于内部存储器（１０７）上的固件，完成对所述ＵＳＢ桥接芯片（１０）的控制和管理；　数据缓存器，该数据缓存器具有第一数据缓存区（１０８）、第二数据缓存区（１１０）和第三数据缓存区（１０９），在所述ＵＳＢ桥接芯片（１０）初始化时，第一ＵＳＢ接口（１０３）的逻辑地址分配给第一数据缓存区（１０８），加密算法模块（１０２）的逻辑地址分配给第二数据缓存区（１１０），第二ＵＳＢ接口（１０４）的逻辑地址分配给第三数据缓存区（１０９）；　数据缓存控制器（１０１），由寄存器构成，该寄存器设有三个控制位，其中，第一控制位（２０１）使能后使得第一ＵＳＢ接口（１０３）的逻辑地址与第二ＵＳＢ接口（１０４）的逻辑地址进行交换，第二控制位（２０２）使能后使得第一ＵＳＢ接口（１０３）的逻辑地址与加密算法模块（１０２）的逻辑地址进行交换，第三控制位（２０３）使能后使得第二ＵＳＢ接口（１０４）的逻辑地址与加密算法模块（１０２）的逻辑地址进行交换；　所述ＣＰＵ（１０５）分别与加密算法模块（１０２）、数据缓存器控制器（１０１）、内部存储器（１０７）、数据缓存器、第一ＵＳＢ接口（１０３）和第二ＵＳＢ接口（１０４）通过总线连接。...

【技术特征摘要】

【专利技术属性】
技术研发人员：王忠海，林雄鑫，肖佐楠，郑茳，
申请(专利权)人：王忠海，林雄鑫，肖佐楠，郑茳，
类型：发明
国别省市：11