一种桥接芯片的复位方法及其装置制造方法及图纸

一种桥接芯片的复位方法，其特征在于包括：　　　　确定需要复位的桥接芯片，并产生复位信号；　　　　　将复位信号进行延迟处理，同时中断该桥接芯片与总线间的数据传输过程；　　　　当所述的数据传输过程中断后，将经过延迟处理后的复位信号发送给该桥接芯片，该桥接芯片复位。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及数据通信
，尤其涉及一种桥接芯片的复位方法及其装置。
技术介绍
在目前的数据通信
中，数据通信设备的单板内部各芯片之间通过PCI(外部设备互联)总线互联，而各个单板之间则是通过CompactPCI(紧凑外部设备互联)总线互相连接。为了实现数据通信设备内部的单板与外部设备进行数据通信，则需要将数据通信设备的PCI总线与CompactPCI总线进行互联，目前所采用的互联方式为在PCI总线与CompactPCI总线间设置桥接芯片，通过桥接芯片实现数据通信设备的单板间的数据通信，即单板内部的各芯片依次通过自身的PCI总线、桥接芯片，以及其他单板内部的各芯片的PCI总线、桥接芯片与其他单板内部的各芯片实现数据通信。所述的桥接芯片包括两个PCI总线接口，分别为一次侧PCI总线接口和二次侧PCI总线接口。其中，一次侧PCI总线接口与CompactPCI总线相连，二次侧PCI总线接口与单板内部的PCI总线相连，如图1所示，桥接芯片提供数据通信设备中的CompactPCI总线侧与单板内部PCI总线侧的桥接功能，从而实现不同单板间的数据通信。数据通信设备内部不同单板间的信息交互通过各自的桥接芯片来实现，如图2所示。当数据通信设备中的某一个单板因某种人为或客观原因需要复位时，如果该桥接芯片没有与其他设备进行数据通信，则复位操作不会对CompactPCI总线造成不良影响，但是，如果对正在进行数据通信的桥接芯片进行复位，则可能导致在CompactPCI总线上产生异常的时序，而这种异常的时序很可能引起CompactPCI总线上其他桥接芯片状态的混乱，进一步导致CompactPCI总线挂死，而无法进行数据通信。现结合图2对上述可能导致CompactPCI总线挂死的原因作进一步说明，参见图2，如果桥接芯片A通过CompactPCI总线与桥接芯片B进行数据通信，当数据传输正在进行时，如果外界的复位信号将桥接芯片A复位，则有可能引起桥接芯片B的状态发生异常，使CompactPCI总线上的信号时序不符合总线规范中的定义，进而影响到同一条总线上其他PCI设备的正常工作。如果桥接芯片A与桥接芯片B之间没有数据传输，那么桥接芯片A的复位就不会对总线造成任何不利影响。按照PCI总线规范，当PCI设备的复位信号有效时，该设备应当立即处于复位状态并将其与总线隔离，而不管当前是否正在进行数据传输。这样就有可能引起与被复位设备进行通信的其他设备的状态异常，从而将总线挂死，所有使用这条总线的数据传输都将中断。由上述描述可以看出，现有的桥接芯片复位方法存在着可能导致总线挂死的问题，这在数据通信过程当中是不能够被接受的。
技术实现思路
鉴于上述现有技术所存在的问题，本专利技术的目的是提供一种桥接芯片的复位方法及其装置，以避免当桥接芯片收到复位指令时，仍存在正在进行传输处理的数据而导致CompactPCI总线挂死，影响整个CompactPCI总线的正常数据通信。对于上述目的本专利技术是采用以下方案实现的本专利技术所述的一种桥接芯片的复位方法，包括确定需要复位的桥接芯片，并产生复位信号；将复位信号进行延迟处理，同时中断该桥接芯片与总线间的数据传输过程；当所述的数据传输过程中断后，将经过延迟处理后的复位信号发送给该桥接芯片，该桥接芯片复位。所述的将复位信号进行延迟处理过程中延迟的时间为大于一次总线突发操作持续的时间。所述的中断该桥接芯片与总线间的数据传输过程为向单板CPU(中央处理器)发送中断信号，由单板CPU通知该桥接芯片处理完成正在进行的数据传输后，不再响应新发起的数据传输操作。所述的向单板CPU发送中断信号为当该信号为低电平时，直接输出给单板CPU；当该信号为高电平时，则输出高阻，并通过外接的上拉电阻拉到高电平后输出给单板CPU。所述的中断信号为采用高优先级的中断信号或不可屏蔽的中断信号。本专利技术所述的一种桥接芯片的复位装置，包括复位电路根据需要产生桥接芯片的复位信号，并将所述的复位信号发送给复位信号处理模块；复位信号处理模块接收复位电路输出的复位信号，对所述的复位信号进行延迟处理后输出给桥接芯片，并在接收复位信号的同时向单板CPU发送用于中止该桥接芯片与总线间数据传输过程的中断信号。所述的复位信号处理模块为采用PLD(可编程逻辑电路)或通常的电子器件组成的电子电路实现。所述的复位信号处理模块包括状态机用于根据接收的复位电路输出的复位信号确定不同的状态机状态，并根据不同的状态机状态对复位信号延时处理子模块和中断信号生成子模块进行控制操作；复位信号延时处理子模块根据状态机的状态对复位信号进行延时处理，并当桥接芯片与总线间不存在正在传输的数据时，将复位信号发送给桥接芯片；中断信号生成子模块根据状态机的状态向单板CPU发送用于中断该桥接芯片与总线间数据传输过程的中断信号，令桥接芯片不再响应新的数据传输操作请求。所述的不同的状态机状态包括S0，S1，S2和S3共4个状态，其中当状态机处于初始S0状态时，复位信号延时处理子模块输出的复位信号跟随输入的复位信号变化； 当输入的复位信号变为无效时，状态机从S0状态变为S1状态；当输入的复位信号从无效变为有效时，状态机从S1状态变为S2状态，此时中断信号生成子模块输出有效的中断信号；经过设定的延时时间后，状态机从S2状态变为S3状态，此时中断信号无效；再经过设定的延时时间后，状态机从S3状态回到S0状态，此时复位信号延时处理子模块输出有效的复位信号。所述的复位信号处理模块与单板CPU间设有上拉电阻，所述上拉电阻连接到单板CPU的输入/输出电压端。由本专利技术所提供的技术方案可以看出，本专利技术在对系统中的某一桥接芯片作复位处理时，首先通过中断信号将该桥接芯片与CompactPCI总线间的数据传输过程终止，使该桥接芯片不再响应新的数据传输操作请求，同时保证桥接芯片处理完成正在进行的数据传输过程，然后再进行针对该桥接芯片的复位处理。因此，本专利技术可以有效地避免当桥接芯片收到复位指令并进行复位处理时，因其他设备与该桥接芯片正在进行的数据传输过程的异常而导致CompactPCI总线挂死，影响整个系统的数据通信过程。本专利技术的上述优点通过对比实验的结果便可以清楚地看出未采用本专利技术时，一般桥接芯片反复被复位30次左右就会挂死CompactPCI总线，使该总线上的其他设备无法使用总线；采用本专利技术之后，使用同样的方法对桥接芯片复位1万次，总线上的其他设备仍然可以正常进行通信，而没有受到任何不良影响。附图说明图1为桥接芯片的应用结构示意图；图2为桥接为芯片与CompactPCI总线的应用结构示意图；图3为现有的桥接芯片复位方案示意图；图4为本专利技术提供的桥接芯片复位方法流程图；图5为本专利技术提供的桥接芯片复位装置结构示意图；图6为图5的信号时序图；图7为图5中复位信号处理模块与CPU间的连接结构示意图；图8为图5中复位信号处理模块的结构示意图。具体实施例方式本专利技术的核心是将针对桥接芯片的复位信号进行延时处理，以保证可以在桥接芯片与总线间正在进行的数据传输过程完成后对桥接芯片进行复位，从而避免影响整个系统数据传输的正常进行。现对本专利技术所述的一种桥接芯片的复位方法的具体实施方式作进一步说明，如图4所示，本专利技术所述的方法包括执行步骤1，通信设本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：张键，李延松，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：