鳍式场效晶体管器件的接触结构制造技术

揭露接触结构、鳍式场效晶体管器件及其形成方法。一种接触结构包括源极/漏极区、掩模层、接触件以及遮蔽图案。所述源极/漏极区位于两个栅堆叠之间。掩模层位于所述栅堆叠上方且具有对应于所述源极/漏极区的开口。所述接触件电性连接至所述源极/漏极区、穿过所述掩模层的所述开口，且突出于所述掩模层的上方和下方。所述遮蔽图案位于所述掩模层与所述接触件之间且与所述掩模层实体接触。

【技术实现步骤摘要】
鳍式场效晶体管器件的接触结构
本专利技术实施例是涉及接触结构、鳍式场效晶体管器件及其形成方法。
技术介绍
半导体集成电路(IC)产业经历了快速的成长。在IC材料和设计技术方面的技术精进使IC有世代的演进，相较于前一世代，下一世代的IC体积更小且电路更为复杂。在集成电路进化的过程中，功能密度(亦即，每芯片面积的互连器件的数量)不断地增加，而几何尺寸(即，可使用制造过程所产生的最小器件或线)不断地缩小。这样的按比例缩小工艺通常通过提高生产效率以及降低相关成本来提供益处。这种按比例缩小增加了处理和制造IC的复杂性，并且为了实现这些进步，需要IC处理和制造中的类似发展。举例来说，引进例如鳍式场效晶体管的三维晶体管来代替平面晶体管。尽管现有的鳍式场效晶体管器件及其形成方法对于它们的预期目的通常已经足够，然而它们不是在所有方面都令人完全满意。
技术实现思路
根据本专利技术的一些实施例，一种鳍式场效晶体管器件的接触结构(contactstructure)包括源极/漏极区、掩模层(masklayer)、接触件(connector)以及遮蔽图案(shieldingpattern)。所述源极/漏极区位于两个栅堆叠(gatestacks)之间。掩模层位于所述栅堆叠上方且具有对应于所述源极/漏极区的开口。所述接触件电性连接至所述源极/漏极区、穿过所述掩模层的所述开口，且突出于所述掩模层的上方和下方。所述遮蔽图案位于所述掩模层与所述接触件之间且与所述掩模层实体接触(physicalcontact)。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术实施例的各个方面。请注意，根据产业中的标准实务，各种特征未按比例绘制。实际上，为了清楚地讨论，各种特征的尺寸可以任意地增大或减小。图1A至图1E为根据一些实施例所绘示的鳍式场效晶体管器件的形成方法的横截面示意图。图2为根据一些实施例所绘示的鳍式场效晶体管器件的横截面示意图。图3A至图3E为根据替代性实施例所绘示的鳍式场效晶体管器件的形成方法的横截面示意图。图4为根据一些实施例所绘示的鳍式场效晶体管器件的形成方法的流程图。图5为根据一些实施例所绘示的鳍式场效晶体管器件的部分立体图。图6为根据替代性实施例所绘示的鳍式场效晶体管器件的部分立体图。具体实施方式以下揭露内容提供许多不同的实施例或实例，用于实现所提供标的物的不同特征。以下所描述的构件及配置的具体实例是为了以简化的方式传达本揭露为目的。当然，这些仅仅为实例而非用以限制。举例来说，于以下描述中，在第一特征上方或在第一特征上形成第二特征可包括第二特征与第一特征形成为直接接触的实施例，且亦可包括第二特征与第一特征之间可形成有额外特征使得第二特征与第一特征可不直接接触的实施例。此外，本揭露在各种实例中可使用相同的器件符号和/或字母来指代相同或类似的部件。器件符号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例和/或配置本身之间的关系。另外，为了易于描述附图中所示出的一个构件或特征与另一构件或特征的关系，本文中可使用例如「在…下」、「在…下方」、「下部」、「在…上」、「在…上方」、「上部」及类似术语的空间相对术语。除了附图中所示出的定向之外，所述空间相对术语意欲涵盖器件在使用或操作时的不同定向。设备可被另外定向(旋转90度或在其他定向)，而本文所用的空间相对术语相应地做出解释。图1A至图1E为根据一些实施例所绘示的鳍式场效晶体管器件的形成方法的横截面示意图。请参照图1A，提供具有一或多个鳍102的衬底100。在一些实施例中，衬底100包括含硅衬底、绝缘体上硅(SOI)衬底、硅锗(SiGe)衬底，或由其他合适的半导体材料所形成的衬底。取决于设计需求，衬底100为P型衬底或N型衬底且可具有位于其中的掺杂区。掺杂区可配置为用于N型鳍式场效晶体管器件或P型鳍式场效晶体管器件。在一些实施例中，衬底100具有形成于其上的隔离层。具体而言，隔离层覆盖鳍102的下部，裸露出鳍102的上部。在一些实施例中，隔离层为浅沟槽隔离(STI)结构。在一些实施例中，衬底100具有形成于其上的至少两个栅堆叠111、形成于栅堆叠111的侧壁上的间隙壁104、形成于其中的源极/漏极区106，以及形成于栅堆叠111侧边与位于源极/漏极区106上方的第一介电层108。在一些实施例中，图1A的中间结构的形成方法包括：形成横跨鳍102的两个虚设栅堆叠；于虚设栅堆叠的侧壁上形成间隙壁104；于各鳍102的两侧处形成源极/漏极区106；于虚设栅堆叠的侧边与源极/漏极区106上方形成第一介电层108；以及用栅堆叠111置换虚设栅堆叠。在替代性实施例中，图1A的中间结构的形成方法包括：形成横跨鳍102的至少两个栅堆叠111；于栅堆叠111的侧壁上形成间隙壁104；于各鳍102的两侧处形成源极/漏极区106；以及于栅堆叠111的侧边与源极/漏极区106上方形成第一介电层108。在一些实施例中，各栅堆叠111包括栅介电层110以及位于栅介电层110上的栅极112。在一些实施例中，栅堆叠111的延伸方向不同于(例如，垂直于)鳍102的延伸方向。在一些实施例中，栅极112包括含金属栅极或置换栅极(replacementgates)。含金属栅极包括金属，例如TiN、TaC、TaN、TaSiN、HfN、ZrSi2、MoSi2、TaSi2、NiSi2、WN或类似材料。当本专利技术实施例的器件为N型鳍式场效晶体管器件时，栅极112包括N型功函数金属材料。当本专利技术实施例的器件为P型鳍式场效晶体管器件时，栅极112包括P型功函数金属材料。在替代性实施例中，栅极112为含硅栅极。含硅栅极包括非晶硅、多晶硅或其组合。在一些实施例中，各栅介电层110包括介电常数大于约10的高k材料。在一些实施例中，高k材料包括金属氧化物，例如ZrO2、Gd2O3、HfO2、BaTiO3、Al2O3、LaO2、TiO2、Ta2O5、Y2O3、STO、BTO、BaZrO、HfZrO、HfLaO、HfTaO、HfTiO、其组合或合适的材料。在替代性实施例中，栅介电层110可视情况包括硅酸盐(silicate)，例如HfSiO、LaSiO、AlSiO、其组合或合适的材料。在一些实施例中，各栅介电层110围绕对应的栅极112的侧壁与底部以及各鳍102的顶部与侧壁，如图1A所示。在替代性实施例中，各栅介电层110仅形成于对应的栅极112的底部与衬底100之间。在一些实施例中，如氧化硅层的接口层(interfaciallayer)形成于栅介电层110与各鳍102之间。在一些实施例中，间隙壁104包括含氮介电材料、含碳介电材料或两者，且间隙壁104的介电常数小于约10、或甚至小于约5。在一些实施例中，间隙壁104包括SiN、SiCN、SiOCN、SiOR(其中R为烷基，例如CH3，C2H5或C3H7)、SiC、SiOC、SiON、其组合或类似材料。在一些实施例中，间隙壁104的形成方法包括于衬底100上形成间隙壁材料层，以及通过各向异性刻蚀工艺以部分移除间隙壁材料层。在一些实施例中，于各栅堆叠111两侧形成两个源极/漏极区106，且源极/漏极区106中的一者位于相邻栅堆叠111之间。在一些实施例中，源极/漏极区106包括用于本文档来自技高网...

【技术保护点】
一种鳍式场效晶体管器件的接触结构，其特征在于包括：源极/漏极区，位于两个栅堆叠之间；掩模层，位于所述栅堆叠上方且具有对应于所述源极/漏极区的开口；接触件，电性连接至所述源极/漏极区、穿过所述掩模层的所述开口，且突出于所述掩模层的上方和下方；以及遮蔽图案，位于所述掩模层与所述接触件之间且与所述掩模层实体接触。

【技术特征摘要】
2016.01.08 US 14/990,7971.一种鳍式场效晶体管器件的接触结构，其特征在于包括：源极/漏极区，位于两个栅堆叠之间；掩模层，位于所述栅堆...

【专利技术属性】
技术研发人员：张哲诚，林志翰，曾鸿辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71