数字组合逻辑电路输出发生线“或”短接故障的检测方法技术

本发明专利技术公开了一种数字组合逻辑电路输出发生线“或”短接故障的检测方法，其先获取两个数字组合逻辑电路各自的乘积项构成的集合；然后对全集与第一个集合进行乘积项集合之间的不相交锐积运算，对得到的结果与第二个集合进行乘积项集合之间的不相交锐积运算，对第二次得到的结果与第二个集合进行乘积项集合之间的不相交锐积运算，第三次得到的结果中的乘积项作为测试输入组合；再将测试输入组合加到两个数字组合逻辑电路的输入端，判定两个数字组合逻辑电路是否发生线“或”短接故障；优点是适用于计算机快速计算实现，适合两个大的数字组合逻辑电路输出发生线“或”短接故障的检测。

Detection method for output line or short fault of digital combinational logic circuit

The invention discloses a digital combined logic circuit output line or short circuit fault detection method, it gets the two digital combined logic circuit each product set of; then to complete with the first set of product terms between a set of disjoint sharp product operation, the results obtained with second a set of product terms between a set of disjoint sharp product operations on the second results obtained with second sets of product between a set of disjoint sharp product operation, the product of third times the results obtained in the test as input combination; then test the input combination to two digital combinational logic to determine whether the two circuit, a digital combined logic circuit line or short circuit fault; is suitable for computer rapid calculation, suitable for two big digital group Detection of \output\ or \short\ fault of logic circuit output line.

【技术实现步骤摘要】
数字组合逻辑电路输出发生线“或”短接故障的检测方法
本专利技术涉及一种数字组合逻辑电路短接故障的检测方法，尤其是涉及一种数字组合逻辑电路输出发生线“或”短接故障的检测方法。
技术介绍
随着集成电路集成度的不断提高和集成电路功能的不断增加，集成电路内部的连接变得越来越复杂，使得集成电路生产过程中的连接错误变得不可避免，从而导致集成电路逻辑功能错误。因而电路故障测试已成为集成电路设计与生成过程中一个非常重要的内容。由于现有的集成电路的结构非常复杂，因此人工手动完成一个电路故障测试已经变得越来越不可能，而更多的是借助计算机来完成电路故障测试工作，并已经成为电子设计自动化(EDA，ElectronicsDesignAutomation)中的一个重要内容。在电路故障测试中，可以借助计算机生成相应的测试输入，这些测试输入作用在待测集成电路的输入端，然后通过比对实际输出与预想中的设计结果的差别来判断集成电路是否存在逻辑功能错误。以两个数字组合逻辑电路输出发生短接，且短接结果为线“或”的短接故障检测为例。图1给出了两个数字组合逻辑电路输出发生线“或”短接的示意图，图1中的两个方块表示两个数字组合逻辑本文档来自技高网...

【技术保护点】
一种数字组合逻辑电路输出发生线“或”短接故障的检测方法，其特征在于包括以下步骤：①将待检测的两个数字组合逻辑电路分别记为f(X)和g(X)；并设定f(X)展开有p个乘积项，f(X)表示为其p个乘积项的逻辑“或”形式，g(X)展开有q个乘积项，g(X)表示为其q个乘积项的逻辑“或”形式；其中，X表示f(X)和g(X)的输入变量集合，X中至少包含有1个输入变量，p≥1，q≥1；②将f(X)的p个乘积项构成的集合记为C

【技术特征摘要】
1.一种数字组合逻辑电路输出发生线“或”短接故障的检测方法，其特征在于包括以下步骤：①将待检测的两个数字组合逻辑电路分别记为f(X)和g(X)；并设定f(X)展开有p个乘积项，f(X)表示为其p个乘积项的逻辑“或”形式，g(X)展开有q个乘积项，g(X)表示为其q个乘积项的逻辑“或”形式；其中，X表示f(X)和g(X)的输入变量集合，X中至少包含有1个输入变量，p≥1，q≥1；②将f(X)的p个乘积项构成的集合记为Cf(X)，将g(X)的q个乘积项构成的集合记为Cg(X)；③令U表示全集；然后对U与Cf(X)进行两个布尔逻辑函数乘积项集合之间的不相交锐积运算，再将运算结果保存于集合中...

【专利技术属性】
技术研发人员：瞿婷，王伦耀，夏银水，
申请(专利权)人：宁波大学，
类型：发明
国别省市：浙江,33