数字组合逻辑电路输出发生线“与”短接故障的检测方法技术

本发明专利技术公开了一种数字组合逻辑电路输出发生线“与”短接故障的检测方法，其先获取两个数字组合逻辑电路各自的乘积项构成的集合；然后对全集与第一个集合进行乘积项集合之间的不相交锐积运算，对得到的结果与第二个集合进行乘积项集合之间的不相交锐积运算，对第二次得到的结果与第一次得到的结果进行乘积项集合之间的不相交锐积运算，第三次得到的结果中的乘积项作为测试输入组合；再将测试输入组合加到两个数字组合逻辑电路的输入端，判定两个数字组合逻辑电路是否发生线“与”短接故障；优点是适用于计算机快速计算实现，适合两个大的数字组合逻辑电路输出发生线“与”短接故障的检测。

Method for detecting output line and short connection fault of digital combinational logic circuit

The invention discloses a digital combined logic circuit output detection method of line \and\ short circuit fault, it gets two digital combinational logic circuits each product set of; then to complete with the first set of product terms between a set of disjoint sharp product operation, the results obtained with second a set of product terms between a set of disjoint sharp product operations on the second results and the first result is the product between a set of disjoint sharp product operation, third times the results obtained in the product as a test input combination; then test the input combination to two digit combination the logic circuit judge two digital combined logic circuit is the line \and\ short circuit fault; advantage is applicable to computer rapid calculation, suitable for two large Detection of \output line\ and \short fault\ in digital combinational logic circuits.

【技术实现步骤摘要】
数字组合逻辑电路输出发生线与短接故障的检测方法
本专利技术涉及一种数字组合逻辑电路短接故障的检测方法，尤其是涉及一种数字组合逻辑电路输出发生线“与”短接故障的检测方法。
技术介绍
随着集成电路集成度的不断增加，集成电路内部的连接变得越来越复杂，使得集成电路生产过程中的连接错误变得不可避免，从而导致集成电路逻辑功能错误。因而电路故障测试已成为集成电路设计与生成过程中一个非常重要的内容。由于现有的集成电路的结构非常复杂，因此人工手动完成一个电路故障测试已经变得越来越不可能，而更多的是借助计算机来完成电路故障测试工作，并已经成为电子设计自动化(EDA，ElectronicsDesignAutomation)中的一个重要内容。在电路故障测试中，可以借助计算机生成相应的测试输入，这些测试输入作用在待测集成电路的输入端，然后通过比对实际输出与预想中的设计结果的差别来判断集成电路是否存在逻辑功能错误。以两个数字组合逻辑电路输出发生短接，且短接结果为线“与”的短接故障检测为例。图1给出了两个数字组合逻辑电路输出发生线“与”短接的示意图，图1中的两个方块表示两个数字组合逻辑电路，这两个数字组合逻辑电路的逻辑功能分别用f(X)和g(X)表示，f(X)的输出用f表示，g(X)的输出用g表示，这两个数字组合逻辑电路的n(n≥1)个输入变量集合用X表示，图1中的虚框表示因封装等原因使得虚框内电路不可见。从图1中可以看出，显然，当f和g没有发生短接时，f和f'的输出应该是一致的，但是考虑到电路在制造过程中，因为某种原因可能会使f被g短接，短接点为a，并且f与g短接后形成线“与”关系，即f变成了f'＝f·g。为了判别是否存在这类的短接，导致电路逻辑功能错误，需要选择一些适当的测试输入组合T，当输入的n个输入变量集合为XT时，XT属于T，那么满足f(XT)的原来的输出f为1而g(XT)的输出g为0，这样只要存在电路f(X)和g(X)的输出为线“与”型短接时，就可以通过观察f'的值与预想中的f值是否一致，进而判断电路是否存在故障。假设f(X)的电路如图2a所示，f(X)对应的逻辑表达式为g(X)的电路如图2b所示，g(X)对应的逻辑表达式为其中，x1,x2,x3,x4为四个输入变量，为x3的反，为x1的反。现假设图2a所示的电路的输出f与图2b所示的电路的输出g发生了短接，如图2c所示，且短接点a具有线“与”特点。为了检测这类故障，在理论上可以借助来得到测试输入组合T，其中，表示g(X)的反，表示f(X)对g(X)的e导数。考虑到可将转化为对于小电路，符合的测试输入组合T比较容易得到。如为了检测图2a所示的电路的输出f与图2b所示的电路的输出g是否发生线“与”短接，可以用卡诺图来求得满足的测试输入组合T。先得到如图3a所示的g(X)的卡诺图，然后对g(X)取反得到如图3b所示的的卡诺图，再得到如图3c所示的f(X)的卡诺图。取图3b所示的的卡诺图和图3c所示的f(X)的卡诺图中取值都为“1”的公共部分，即对图3b所示的的卡诺图和图3c所示的f(X)的卡诺图进行逻辑“与”，结果如图3d所示。由图3d可得，其中，为x4的反，“-”表示该变量在乘积项中没有出现。显然当输入为{11-0,1-01}时，f为1，g为0，而实际得到的输出f'＝f.g＝1·0＝0，与预测的f为1不符，进而可以判别出电路发生故障。虽然在理论上给出了检测两个数字组合逻辑电路输出发生线“与”的测试输入组合T的产生方法，但是在实际应用时，如何产生符合的测试输入组合T，则面临着很多困难，尤其是f(X)和g(X)对应的电路的输入变量比较多的情况下，可能根本无法在有限的时间内得到测试输入组合T，即对于大电路，利用求解测试输入组合T实际不可行。其原因在于，的实质是在求解一个逻辑函数的补集和两个逻辑函数的交集，如采用图3a至图3d的图形方法来处理，对于输入变量数小于5的逻辑函数很有效，但对于输入变量数大于5的逻辑函数则不适合；又如采用常用的方法，就是将f(X)和g(X)展开为最小项的形式，这种方法对于输入变量数小于20个的电路来说，会比较方便，但是对于输入变量数大于30个以上的电路，可能无法处理或者处理的效率很低下，这是因为：当f(X)和g(X)的输入变量有n个时，它们包含的最小项的个数与2n成正相关，而当n>30或更大时，最小项的个数以亿计了，庞大的最小项的数量，使得计算机无法有效进行运算，即无法产生测试输入组合T，进而无法判断相应的短接故障。
技术实现思路
本专利技术所要解决的技术问题是提供一种数字组合逻辑电路输出发生线“与”短接故障的检测方法，其通过利用数字组合逻辑电路对应的逻辑函数之间的不相交锐积操作，实现逻辑函数的逻辑“反”操作和逻辑函数之间的逻辑“与”操作，获得用于故障检测的测试输入组合，进而能够有效判断相应的短接故障，且适合两个大的数字组合逻辑电路输出发生线“与”短接故障的检测。本专利技术解决上述技术问题所采用的技术方案为：一种数字组合逻辑电路输出发生线“与”短接故障的检测方法，其特征在于包括以下步骤：①将待检测的两个数字组合逻辑电路分别记为f(X)和g(X)；并设定f(X)展开有p个乘积项，f(X)表示为其p个乘积项的逻辑“或”形式，g(X)展开有q个乘积项，g(X)表示为其q个乘积项的逻辑“或”形式；其中，X表示f(X)和g(X)的输入变量集合，X中至少包含有1个输入变量，p≥1，q≥1；②将f(X)的p个乘积项构成的集合记为Cf(X)，将g(X)的q个乘积项构成的集合记为Cg(X)；③令U表示全集；然后对U与Cg(X)进行两个布尔逻辑函数乘积项集合之间的不相交锐积运算，再将运算结果保存于集合中，其中，的初始值为空集，符号为两个布尔逻辑函数乘积项集合之间的不相交锐积运算符号；④对与Cf(X)进行两个布尔逻辑函数乘积项集合之间的不相交锐积运算，再将运算结果保存于集合Cf(X)_d中，其中，Cf(X)_d的初始值为空集；⑤对与Cf(X)_d进行两个布尔逻辑函数乘积项集合之间的不相交锐积运算，再将运算结果保存于集合CT中，CT中的乘积项为用于两个数字组合逻辑电路输出发生线“与”短接故障检测的测试输入组合；其中，CT的初始值为空集；⑥将步骤⑤得到的测试输入组合加到f(X)和g(X)的输入端，若f(X)的输出值与预期值不一致，则判定f(X)和g(X)输出发生线“与”短接故障。与现有技术相比，本专利技术的优点在于：本专利技术方法利用数字组合逻辑电路对应的逻辑函数之间的不相交锐积操作，实现逻辑函数的逻辑“反”操作和逻辑函数之间的逻辑“与”操作，本专利技术方法在生成测试输入组合时，不涉及待处理电路的卡诺图展开或最小项展开，因此本专利技术方法的处理速度与待处理电路的输入变量的数量没有直接关系，更适合两个大的数字组合逻辑电路输出发生线“与”短接故障的检测；另外，电路故障检测是现代电子设计自动化(EDA)技术中一个重要内容，本专利技术方法适合在计算机上编程实现，使得本专利技术方法很容易与其他电子设计自动化技术实现整合。附图说明图1为两个数字组合逻辑电路输出发生线“与”短接的示意图；图2a为两个数字组合逻辑电路中的其中一个数字组合逻辑电路f(X)的示例示意图；图2b为两个数字组合逻辑电路中的另一个数字组合逻辑本文档来自技高网...

【技术保护点】
一种数字组合逻辑电路输出发生线“与”短接故障的检测方法，其特征在于包括以下步骤：①将待检测的两个数字组合逻辑电路分别记为f(X)和g(X)；并设定f(X)展开有p个乘积项，f(X)表示为其p个乘积项的逻辑“或”形式，g(X)展开有q个乘积项，g(X)表示为其q个乘积项的逻辑“或”形式；其中，X表示f(X)和g(X)的输入变量集合，X中至少包含有1个输入变量，p≥1，q≥1；②将f(X)的p个乘积项构成的集合记为C

【技术特征摘要】
1.一种数字组合逻辑电路输出发生线“与”短接故障的检测方法，其特征在于包括以下步骤：①将待检测的两个数字组合逻辑电路分别记为f(X)和g(X)；并设定f(X)展开有p个乘积项，f(X)表示为其p个乘积项的逻辑“或”形式，g(X)展开有q个乘积项，g(X)表示为其q个乘积项的逻辑“或”形式；其中，X表示f(X)和g(X)的输入变量集合，X中至少包含有1个输入变量，p≥1，q≥1；②将f(X)的p个乘积项构成的集合记为Cf(X)，将g(X)的q个乘积项构成的集合记为Cg(X)；③令U表示全集；然后对U与Cg(X)进行两个布尔逻辑函数乘积项集合之间的不相交锐积运算，再将运算结果保存于集...

【专利技术属性】
技术研发人员：罗文强，王伦耀，夏银水，
申请(专利权)人：宁波大学，
类型：发明
国别省市：浙江,33