射频识别中的限幅电路及射频识别标签制造技术

一种射频识别中的限幅电路及射频识别标签，所述限幅电路包括：互相级联的多级限幅支路；所述限幅支路具有第一端、第二端、第三端和第四端；所述限幅支路包括：限幅单元和限幅控制单元，均连接于所述限幅支路的第三端和第四端之间，所述限幅控制单元适于当所述第三端和第四端之间的电压大于所述限幅支路的开启电压时，控制所述限幅单元导通，以对所述第三端和第四端之间的电压限幅；电压调节单元，连接于所述限幅支路的第一端和第三端之间，适于当所述限幅单元导通时，提高所述第一端的电压；其中，前一级限幅支路的开启电压小于后一级限幅支路的开启电压。本发明专利技术射频识别中的限幅电路可以保证信号的调制深度，降低对应的解调模块的设计难度。

Amplitude limiting circuit and radio frequency identification tag in radio frequency identification

A radio frequency identification in limiting circuit and radio frequency identification tag, the limiting circuit comprises a cascaded multilevel limiting each branch; the limiting branch has a first end and a second end and a third end and a fourth end; the limiting branch includes: limiting unit and control unit are limiting. Connected between the limiting branch third and fourth ends of the limiting control unit is adapted to open when the voltage between the third end and the fourth end is greater than the limiting branch, the limiting control unit is turned on, the voltage of the third end and the fourth end the limiting; voltage adjusting unit is connected between the limiting branch of the first and third ends, for when the limiting unit is turned on, the first end to improve the voltage; the voltage is less than the level after the opening limit level limiting branch Opening voltage of amplitude branch. The amplitude limiting circuit of the radio frequency identification can guarantee the modulation depth of the signal and reduce the design difficulty of the corresponding demodulation module.

【技术实现步骤摘要】
射频识别中的限幅电路及射频识别标签
本专利技术涉及限幅保护电路，特别涉及一种射频识别中的限幅电路及射频识别标签。
技术介绍
射频识别(Radiofrequencyidentification，RFID)是一种通信技术，利用射频电磁耦合技术实现对物体的自动识别。射频识别标签在实际生活中得到了广泛地应用，如公共交通系统、流水线生产、仓储管理和门票防伪等。射频识别标签主要分为无源射频识别标签和有源射频识别标签。其中，无源射频识别标签需要较大的动态范围；由于与读卡器的工作距离不同，无源射频识别标签从所述读卡器中感应得到的电压也不同；具体地，在所述工作距离最近时，所述无源射频识别标签可感应到高达20V的电压，因此需要在射频识别标签中的模拟前端设计限幅电路，其主要功能是为保证天线信号电压在安全范围内，且具有足够优秀的限幅能力。在现有技术中，大多数射频识别标签采用在天线感应的输入处设计箝位电路，当接收对应的读卡器的最大场强时，将对应所述最大场强的天线信号的幅度限定一定范围之内，达到较为优秀的限幅效果，且结构简单；但是，此方法可能造成所述天线信号被“压扁”，从而导致信号调制深度变小。因此，现有技术的射频识别中的限幅电路具有调制深度过小的缺点，使对应的解调电路设计难度大，容易导致解调数据丢失而解调失败。
技术实现思路
本专利技术解决的技术问题是现有技术的射频识别中的限幅电路调制深度过小，容易导致解调失败。为解决上述技术问题，本专利技术实施例提供一种射频识别中的限幅电路，所述限幅电路适于输入第一天线信号并输出限幅后的第二天线信号，包括：互相级联的多级限幅支路，所述限幅支路具有第一端、第二端、第三端和第四端，所述限幅支路的第二端和第四端连接在一起，前一级限幅支路的第一端连接后一级限幅支路的第三端，前一级限幅支路的第二端连接后一级限幅支路的第四端；所述限幅支路包括：限幅单元，连接于所述限幅支路的第三端和第四端之间；限幅控制单元，连接于所述限幅支路的第三端和第四端之间，适于当所述第三端和第四端之间的电压大于所述限幅支路的开启电压时，控制所述限幅单元导通，以对所述第三端和第四端之间的电压限幅；电压调节单元，连接于所述限幅支路的第一端和第三端之间，适于当所述限幅单元导通时，提高所述第一端的电压；其中，前一级限幅支路的开启电压小于后一级限幅支路的开启电压，最后一级限幅支路的第一端作为所述限幅电路的输入端，输入所述第一天线信号，所述多级限幅支路其中一级限幅支路的第三端作为所述限幅电路的输出端，输出所述第二天线信号。可选的，所述限幅单元包括：限幅管，所述限幅管的第一端、第二端和第三端分别对应于所述限幅单元的第一端、第二端和第三端。可选的，所述限幅管为第一NMOS晶体管，所述第一NMOS晶体管的栅极、漏极和源极分别对应于所述限幅单元的第一端、第二端和第三端。可选的，所述电压调节单元包括：第一电阻，所述第一电阻串联在所述限幅支路的第一端和第三端之间。可选的，所述限幅控制单元包括：负载、第二电阻、第三电阻和第一PMOS晶体管，其中，所述第二电阻的第一端和所述第一PMOS晶体管的源极连接所述限幅支路的第三端，所述第二电阻的第二端连接所述负载的第一端和所述第一PMOS晶体管的栅极；所述第一PMOS晶体管的漏极连接所述第三电阻的第一端；所述负载的第二端和所述第三电阻的第二端连接所述限幅支路的第三端和第四端。可选的，在不同的限幅支路中，所述限幅单元中的负载具有不同的跨导。可选的，所述负载包括：固定负载单元，所述固定负载单元具有预设的固定跨导。可选的，所述固定负载单元包括一个或多个串联的负载电路，所述负载电路包括：第二NMOS晶体管；所述第二NMOS晶体管的栅极连接所述第二NMOS晶体管的漏极，并对应于所述负载电路的第一端，所述第二NMOS晶体管的源极对应于所述负载电路的第二端。可选的，所述负载还包括：可控负载单元，与所述固定负载单元串联，所述固定负载单元具有由控制信号控制的可变跨导。可选的，所述可控负载单元包括：第二PMOS晶体管和第三NMOS晶体管，其中，所述第二PMOS晶体管的栅极输入所述控制信号，所述第二PMOS晶体管的源极连接所述第三NMOS晶体管的栅极和漏极，所述第二PMOS晶体管的漏极连接所述第三NMOS晶体管的源极。可选的，所述限幅支路的数量为两级，分别为第一限幅支路和第二限幅支路，其中，在所述第一限幅支路中，所述固定负载单元包括一个所述负载电路；在所述第二限幅支路中，所述固定负载单元包括两个串联的所述负载电路。可选的，所述限幅支路的数量为三级，分别为第一限幅支路、第二限幅支路和第三限幅支路，其中，在所述第一限幅支路中，所述固定负载单元包括一个所述负载电路；在所述第二限幅支路中，所述固定负载单元包括两个串联的所述负载电路；在所述第三限幅支路中，所述固定负载单元包括三个串联的所述负载电路。可选的，所述限幅支路还包括：电容，适于保护所述限幅单元，所述电容的第一端和第二端分别连接所述限幅支路的第三端和第四端。为解决上述技术问题，本专利技术实施例还提供一种射频识别标签，包括以上所述的限幅电路。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术实施例提供一种射频识别中的限幅电路，适于输入第一天线信号并输出限幅后的第二天线信号；所述限幅电路包括互相级联的多级限幅支路；所述限幅支路包括：限幅单元和限幅控制单元，所述限幅控制单元适于当所述第三端和第四端之间的电压大于所述限幅支路的开启电压时，控制所述限幅单元导通，以对所述第三端和第四端之间的电压限幅；电压调节单元，连接于所述限幅支路的第一端和第三端之间，适于当所述限幅单元导通时，提高所述第一端的电压；其中，前一级限幅支路的开启电压小于后一级限幅支路的开启电压。在本专利技术实施例中，随着所述限幅电路接收到的场强逐渐增大，由于前一级限幅支路的开启电压小于后一级限幅支路的开启电压，因此，所述级联的多级限幅支路中的第一级限幅支路最先开启，使第二级限幅支路的第一端的电压逐渐升高直至所述第二级限幅支路开启，以此类推至最后一级限幅支路开启；当所述限幅支路开启时，所述限幅支路内对应的限幅单元导通，通过所述限幅单元的电荷泄放作用，对所述限幅支路的第三端和第四端的电压进行限幅。本专利技术实施例是针对所述第一天线信号的多级自适应限幅电路，可根据所述第一天线信号的幅度开启不同数量的所述限幅支路，从而开启不同数量的电荷泄放通路，使被限幅的所述第二天线信号的输出幅度不会被“压扁”，在获得足够动态范围的情况下保证信号的调制深度，降低对应的解调模块的设计难度。附图说明图1是现有技术的射频识别中的限幅电路的一种电路图；图2是现有技术的射频识别中的限幅电路的另一种电路图；图3是本专利技术射频识别中的限幅电路实施例的示意性的结构框图；图4是本专利技术射频识别中的限幅电路实施例的电路图；图5是本专利技术射频识别中的限幅电路的仿真图；图6是本专利技术射频识别标签的射频前端电路实施例的示意图。具体实施方式如背景部分所述，现有技术的射频识别中的限幅电路具有调制深度过小，容易导致解调失败的问题。本申请专利技术人对现有技术的射频识别中的限幅电路进行了分析。调制深度通常被定义为已调波的最大振幅与最小振幅之差对载波最大振幅与最小振幅之和的比(用百分数表示)。即设本文档来自技高网...

【技术保护点】
一种射频识别中的限幅电路，所述限幅电路适于输入第一天线信号并输出限幅后的第二天线信号，其特征在于，包括：互相级联的多级限幅支路，所述限幅支路具有第一端、第二端、第三端和第四端，所述限幅支路的第二端和第四端连接在一起，前一级限幅支路的第一端连接后一级限幅支路的第三端，前一级限幅支路的第二端连接后一级限幅支路的第四端，所述限幅支路包括：限幅单元，连接于所述限幅支路的第三端和第四端之间；限幅控制单元，连接于所述限幅支路的第三端和第四端之间，适于当所述第三端和第四端之间的电压大于所述限幅支路的开启电压时，控制所述限幅单元导通，以对所述第三端和第四端之间的电压限幅；电压调节单元，连接于所述限幅支路的第一端和第三端之间，适于当所述限幅单元导通时，提高所述第一端的电压；其中，前一级限幅支路的开启电压小于后一级限幅支路的开启电压，最后一级限幅支路的第一端作为所述限幅电路的输入端，输入所述第一天线信号，所述多级限幅支路其中一级限幅支路的第三端作为所述限幅电路的输出端，输出所述第二天线信号。

【技术特征摘要】
1.一种射频识别中的限幅电路，所述限幅电路适于输入第一天线信号并输出限幅后的第二天线信号，其特征在于，包括：互相级联的多级限幅支路，所述限幅支路具有第一端、第二端、第三端和第四端，所述限幅支路的第二端和第四端连接在一起，前一级限幅支路的第一端连接后一级限幅支路的第三端，前一级限幅支路的第二端连接后一级限幅支路的第四端，所述限幅支路包括：限幅单元，连接于所述限幅支路的第三端和第四端之间；限幅控制单元，连接于所述限幅支路的第三端和第四端之间，适于当所述第三端和第四端之间的电压大于所述限幅支路的开启电压时，控制所述限幅单元导通，以对所述第三端和第四端之间的电压限幅；电压调节单元，连接于所述限幅支路的第一端和第三端之间，适于当所述限幅单元导通时，提高所述第一端的电压；其中，前一级限幅支路的开启电压小于后一级限幅支路的开启电压，最后一级限幅支路的第一端作为所述限幅电路的输入端，输入所述第一天线信号，所述多级限幅支路其中一级限幅支路的第三端作为所述限幅电路的输出端，输出所述第二天线信号。2.如权利要求1所述的限幅电路，其特征在于，所述限幅单元包括：限幅管，所述限幅管的第一端、第二端和第三端分别对应于所述限幅单元的第一端、第二端和第三端。3.如权利要求2所述的限幅电路，其特征在于，所述限幅管为第一NMOS晶体管，所述第一NMOS晶体管的栅极、漏极和源极分别对应于所述限幅单元的第一端、第二端和第三端。4.如权利要求1所述的限幅电路，其特征在于，所述电压调节单元包括：第一电阻，所述第一电阻串联在所述限幅支路的第一端和第三端之间。5.如权利要求1所述的限幅电路，其特征在于，所述限幅控制单元包括：负载、第二电阻、第三电阻和第一PMOS晶体管，其中，所述第二电阻的第一端和所述第一PMOS晶体管的源极连接所述限幅支路的第三端，所述第二电阻的第二端连接所述负载的第一端和所述第一PMOS晶体管的栅极；所述第一PMOS晶体管的漏极连接所述第三电阻的第一端；所述负载的第二端和所述第三电阻的第二端连接所述限幅支路的第三端...

【专利技术属性】
技术研发人员：朱红卫，陆皆晟，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31