可缩放的固定占用面积的电容器结构制造技术

本发明专利技术涉及可缩放的固定占用面积的电容器结构。在一个实施例中，电容器结构包括基板、电介质叠层、第一导体段、第二导体段和屏蔽导体段。电介质叠层在基板上形成。电介质叠层的第一层包括仅在第一方向上被路由的多个导体段。在多个导体段之中的第一导体段可被偏置到第一电压。在多个导体段之中的第二导体段可被偏置到第二电压。屏蔽导体段可被偏置到第二电压并在第一导体段的端部形成。除此之外，在电容器结构的占用面积被固定时，电容器结构的电容可被调整。

【技术实现步骤摘要】
可缩放的固定占用面积的电容器结构本申请要求在2015年12月1日提交的美国专利申请号14/955,882的优先权，其全部内容通过引用并入本文。
技术介绍
通常，集成电路中的电容器结构可为平坦平行板电容器结构或沟槽电容器结构。这些平坦平行板电容器结构或沟槽电容器结构的每单位面积的电容基于该电容器结构的电介质厚度。这不同于电容取决于重叠的导电段的金属氧化物金属(MOM)指状(finger)电容器结构。MOM指状电容器结构为集成电路内的常用电路组件。MOM指状电容器结构能够被用在环路滤波器电路、电感-电容电压控制器振荡器(LCVCO)电路、模数转换器(ADC)电路、数模转换器(DAC)电路、电源去耦电路或接地去耦电路中。这些电路中的大多数需要小尺寸但精确设计的MOM指状电容器结构(例如，ADC电路)。然而，制造小尺寸但精确设计的MOM指状电容器结构很困难。原因之一是由于后端(BEOL)工艺的变化。另一个原因是特定电路的电容要求可随着制造工艺的成熟而变化。上述原因以及新生成工艺所产生的限制，特别是每个金属层可具有仅在单个方向上被路由(route)的导电段，使得难以在集成电路内制造MOM指状电容器结构。
技术实现思路
本文所述的实施例包含可缩放(scalable)的固定占用面积电容器结构和用于缩放电容器结构的电容的方法。应理解，所述实施例能够以多种方式，诸如工艺、装置、系统、器件或方法来实施。下面描述几个实施例。在一个实施例中，电容器结构包括基板、电介质叠层、第一导体段、第二导体段和屏蔽导体段。电介质叠层在基板上形成。电介质叠层的第一层包括仅在第一方向上被路由的多个导体段。在多个导体段之中的第一导体段可被偏置到第一电压。在多个导体段之中的第二导体段可被偏置到第二电压。屏蔽导体段可被偏置到第二电压并在第一导体段的端部形成。电介质叠层也可包括第二层。第二层可包括仅在第二方向上被路由的附加导体段。在一个实施例中，第二方向不同于第一方向。形成多个附加导体段的一部分的第四导体段可被偏置到第一电压。形成多个导体段的一部分的第五导体段可被偏置到第二电压。导电通孔可被联接至与第四导体段的一部分重叠的第一导体段的一部分。在另一实施例中，提供调整固定占用面积电容器结构的电容的方法。电容在包括在第一方向上被路由的第一和第二导体段和在第一方向上被路由的屏蔽导体段的金属层中形成。屏蔽导体段中的每者与第一和第二导体段相邻定位。本方法包含比较固定占用面积电容器结构的电容值和预定义电容值的步骤。本方法还包括一旦比较步骤被执行就调整第一和第二导体段的长度的步骤。根据优选实施例的附图和详细描述，本专利技术的进一步特征、本质和各种优点将更加明显。附图说明图1为根据本专利技术的一个实施例的例示性集成电路的横截面侧视图。图2为根据本专利技术的一个实施例的例示性电容器结构的分解图。图3A-3C示出根据本专利技术的一个实施例的在每一金属层M1-M3的电容器结构的例示性顶部平面视图。图4A-4C示出根据本专利技术的一个实施例的例示性电容器结构配置的横截面。图5为根据本专利技术的一个实施例的用于缩放固定占用面积电容器结构的例示性步骤的流程图。具体实施方式下面的实施例包含可缩放的固定占用面积电容器结构和用于电容器结构的缩放电容的方法。示例性实施例可在没有这些具体细节的全部或一部分的情况下实施对于本领域的技术人员来说是显而易见的。在其它实例中，公知的操作并没有被详细描述，以免不必要地模糊本实施例。在整个本说明书，在元件被称为“连接”或“联接”到另一元件时，其可被直接连接或联接到另一元件或通过插置在其间的另一元件被电气或间接连接或联接到另一元件。图1示出根据本专利技术的一个实施例的集成电路的横截面侧视图，但该图为例示性而非限制性的。集成电路100包括一起堆叠在半导体基板(例如，基板101)顶部上的六个电介质层D1至D6和六个金属层M1至M6。应理解，集成电路100可为专用集成电路(ASIC)、专用标准产品(ASSP)电路或可编程逻辑电路。一般来讲，ASIC和ASSP执行固定和专用功能，而可编程逻辑电路是可编程的以执行各种功能。可编程逻辑电路的示例可为现场可编程门阵列(FPGA)器件。如图1的实施例所示，堆叠的电介质层D1至D6和金属层M1至M6可被统一称为电介质叠层105或互连叠层。电解质叠层105在基板101的顶部上直接形成。电介质叠层105可包括用于在基板101上的两个有源结构(例如，两个晶体管结构)之间路由信号的或用于从基板101上的结构向外部电路(即，集成电路100的外面)路由信号的信号路由通路组。电介质叠层105也可包括电路结构。该电路结构可为无源电路结构，诸如电容器结构、电感器结构和电阻结构。在一个实施例中，电介质叠层105可包括金属氧化物金属(MOM)指状电容器结构。应理解，MOM指状电容器结构可以被用作环路滤波器电路、电感-电容电压控制器振荡器(LCVCO)电路、模数转换器(ADC)电路、数模转换器(DAC)电路、电源去耦电路或接地去耦电路的一部分。电容器结构可在电介质叠层105的区域20中形成。在一个实施例中，电容器结构可包括在相应金属层M1至M6中形成的导电段(未示出)。如图1的实施例所示，每个金属层M1至M6可被嵌在它们相应的电介质层D1至D6之间(例如，电介质层D1-D6中的相应一个电介质层有时候被称为“通孔”层，其可被插置在每对相邻金属层之间)。应理解，电介质层D1至D6可被用于使金属层M1-M6彼此电隔离。例如，电介质层D1覆盖基板101并使基板101与金属层M1隔离。电介质层D2覆盖金属层M1并使金属层M1与金属层M2隔离。类似地，电介质层D3覆盖金属层M2并使金属层M2与金属层M3隔离。电介质层D4覆盖金属层M3并使金属层M3与金属层M4隔离。电介质层D5覆盖金属层M4并使金属层M4与金属层M5隔离。电介质层D6覆盖金属层M5并使金属层M5与金属层M6隔离。金属层M1-M6可包括信号路由路径。信号路由路径被用于从金属层M1-M6上的一个位置向金属层M1-M6上的另一位置传送信号。在一个实施例中，信号路由路径可为金属路由路径。因此，金属层M1-M6也可被称为金属路由层。每个金属层M1-M6可包括在特定方向上路由的信号路由路径。例如，金属层M1上的信号路由路径在类似方向上被路由。类似地，金属层M2上的信号路由路径也在类似方向上被路由。然而，信号路由路径可在每个不同的金属层的不同方向上被路由。例如，与在金属层M2上的信号路由路径相比，在金属层M1上的信号路由路径可在不同方向上被路由。类似地，与在金属层M3上的信号路由路径相比，在金属层M2上的信号路由路径可在不同方向上被路由。在一个实施例中，金属层M1可包括仅在水平方向上被路由信号路由路径(例如，类似于如图3A所示的实施例)，金属层M2可包括仅在垂直方向上的信号路由路径(例如，类似于如图3B所示的实施例)，金属层M3可包括仅在水平方向上的信号路由路径(例如，类似于如图3C的实施例)，等等。应理解，电介质层和金属层的数量可根据集成电路100的复杂程度而改变。例如，复杂集成电路100(例如，可编程逻辑电路)可包括不止十个电介质层和不止十个金属层。另选地，简单集成电路100(例如，电源电路)可包括少于两个电介质层和两个金本文档来自技高网...

【技术保护点】
一种电容器结构，包括：基板；以及在所述基板上形成的电介质叠层，其中，所述电介质叠层包括第一层，所述第一层包括仅在第一方向上被路由的多个导体段，其中，所述多个导体段包括：被偏置到第一电压的第一导体段；被偏置到不同于所述第一电压的第二电压的第二导体段；以及被偏置到所述第二电压的屏蔽导体段，其中，所述屏蔽导体段被形成在所述第一导体段的端部。

【技术特征摘要】
2015.12.01 US 14/955,8821.一种电容器结构，包括：基板；以及在所述基板上形成的电介质叠层，其中，所述电介质叠层包括第一层，所述第一层包括仅在第一方向上被路由的多个导体段，其中，所述多个导体段包括：被偏置到第一电压的第一导体段；被偏置到不同于所述第一电压的第二电压的第二导体段；以及被偏置到所述第二电压的屏蔽导体段，其中，所述屏蔽导体段被形成在所述第一导体段的端部。2.根据权利要求1所述的电容器结构，其中，所述多个导体段还包括：被偏置到所述第一电压的第三导体段，其中，所述第二导体段被定位在所述第一导体段和所述第三导体段之间；以及被形成在所述第三导体段的端部的附加屏蔽导体段。3.根据权利要求1所述的电容器结构，其中，所述第一层为在所述电介质叠层内相对于所述电介质叠层内的其它层更远离所述基板的多层中的一层。4.根据权利要求1所述的电容器结构，其中，所述电介质叠层包括第二层，所述第二层包括仅在第二方向上被路由的多个导体段，其中，所述第一方向不同于所述第二方向，其中，在所述第二层中的所述多个导体段包括：被偏置到所述第一电压的第四导体段。5.根据权利要求4所述的电容器结构，在所述第二层中的所述多个导体段还包括：被偏置到所述第二电压的第五导体段。6.根据权利要求5所述的电容器结构，在所述第二层中的所述多个导体段还包括：被偏置到所述第一电压的第六导体段，其中，所述第五导体段被插置在所述第四导体段和所述第六导体段之间。7.根据权利要求6所述的电容器结构，还包括：在所述第四和第六导体段的端部形成的附加屏蔽导体段。8.根据权利要求4所述的电容器结构，其中，所述第一方向垂直于所述第二方向。9.一种集成电路，包括：半导体基板；在所述半导体基板上形成的多个互连层；第一多个导电结构，其在所述多个互连层中的第一金属层内的第一方向上被路由并被偏置到第一电压；第二多个导电结构，其在所述多个互连层中的第二金属层内的第二方向上被路由并被偏置到所述第一电压；以及导电通孔，其将所述第一多个导电结构中的导电结构的重叠部分联接到所述第二多个导电结构中的导电结构。10.根据权利要求9所述的集成电路，其中，所述第一金属层和第二金属层为相邻的金属层。11.根据权利要求9所述的集成电路，其中，所述第一方向垂直于所述第二方向。12.根据权...

【专利技术属性】
技术研发人员：Y·崔，Q·S·I·利姆，S·陈，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：美国,US