本发明专利技术公开了一种基于FPGA芯片模块的超高清VR固态延时器，该延时器包括：12G SDI 信号数据串并转换处理模块；超高清视频/音频基带数据SDI‑YUV量化、同步、视音频加/解嵌和大规模DDRIII内存颗粒组的数据缓冲存储延时处理模块；12G SDI 数据并串转换、串行数据 SDI 输出模块；NMI/TICO 解码和10G IP网络数据输入处理模块；NMI/TICO 编码和10G IP网络数据 SFP 输出处理模块；大容量SSD原始数据保存备用处理模块和超高清固态延时器整机面板控制和1G网络SNMP控制，以及延时器各功能控制的处理模块。
【技术实现步骤摘要】
本专利技术涉及超高清/高清/VR视频节目及网络视频的拍摄、制作、存储和传输
，具体涉及一种基于FPGA芯片模块的超高清VR固态延时器。
技术介绍
目前，现有技术中的视音延时器主要实现的功能设计基础和结构已经不能满足视频清晰度成几何倍数增长的需求，其不足之处包括：1）现有设计的视频输入、输出、量化和存储的处理只是针对高清和标清的信号。2）现有设计只针对高清、标清信号作延时控制。2）现有设计大多采用DSP或ARM编程控制来进行信号数据的处理，个别也有采用FPGA芯片和DSP/ARM分别处理，再结合为共同结构。3）现有设计也有采用CPU小型主板基于LINUX系统（或者WINDOWS操作系统）和增加高标清信号的输入输出接口进行编程作延时处理；4）现有设计的输入、输出信号接口不能支持超高清/高清的数字媒体信号接口、HDMI接口或DP接口。5）现有设计的输入、输出信号接口不能支持超高清/高清的IP网络信号接口。6)作为高清基带视音频信号的纯固态延时处理，现有设计支持的高清信号的延时时间短，在120秒（2分钟）或以内，完全不能支持超高清的各种信号格式。7）用于固态延时的存储部分由于是采用处理速度慢的DDR二代或更早版本的成品内存条，导致不能符合更高、更快、更灵活的视频数据的实时读写、检测并及时纠错等各种高速数据处理的要求。8）现有的设计中各个功能多数是基于现成的芯片，导致结构相对繁杂，并且很多功能不能得到优化，从而最终影响到产品运行的稳定性。9）现有设计基础不具备对支持更高视频信号格式需求和各种处理功能可扩展的可能性。10）现有设计基础不具备对超高清/高清视音频信号IP网络化要求的可扩展的可能性。11）现有设计基础不具备对10GIP网络的视音频信号做接收和转换、同步处理的可能性。12）现有设计基础不具备对超高清/高清的数字视音频信号做同步、转换、延时等数据处理，并实时以10GIP网络根据SMPTE-2022组协议实时输出处理，并按照SMPTE802.3a标准进行UDP数据广播分发处理的可能性。13）现有设计基础不具备对6G/12G的超高清视频信号做串、并双向转换、量化和同步等数据处理的可能性。14）现有设计基础不具备对所需延时缓冲的超高清/高清视音频信号数据作在线延时输出的同时将特定数据进行保存备用的可能性。15）现有设计基础不具备对超高清视音频信号做国际标准NMI格式数据的转换和延时处理的可能性。16）现有设计基础不具备对超高清视音频信号做国际标准TICO格式数据的转换和延时处理的可能性。
技术实现思路
为了克服现有技术中存在的问题，本专利技术提供一种基于FPGA芯片模块的超高清VR固态延时器，该固态延时器为高端媒体用户提供了10GIP、DP、12G/6G/3G/1.5GSDI等各种数字媒体、VR系统和视频信号格式间的数据相互处理、转换、传输和同步延时功能，并同时提供了超高清、高清数字视音频信号IP网络化广播和传输的可能，从而大大填补和简化了目前市场上缺少的高质量超高清视频和网络化系统以及各种处理环节所需的信号处理、转换、同步、延时和IP视频网络广播分发设备，可广泛应用于目前的VR、高清、3D视频处理和未来的4K超高清视频处理和IP网络广播分发系统，包括网络媒体制作、直播和转播、电影、电视拍摄、制作、保存、播出和传统视音信号以及将来的IP数字视音频网络传输等领域。为实现上述目的，本专利技术所述的基于FPGA芯片模块的超高清VR固态延时器包括：1）12GSDI信号数据串并转换处理模块，简称为模块一；2）超高清视频/音频基带数据SDI-YUV量化、同步、视音频加/解嵌和大规模DDRIII内存颗粒组的数据缓冲存储延时处理模块，简称为模块二；3）12GSDI数据并串转换、串行数据SDI输出模块，简称为模块三；4）NMI/TICO解码和10GIP网络数据输入处理模块，简称为模块四；5）NMI/TICO编码和10GIP网络数据SFP输出处理模块，简称为模块五；6）大容量SSD原始数据保存备用处理模块，简称为模块六；7）超高清固态延时器整机面板控制和1G网络SNMP控制，以及延时器各功能控制的处理模块，简称为模块七；其中所述的模块二中，包含了：1）独立的视音频数据加解嵌、视频数据同步处理的大型FPGA芯片模块，简称为模块2-1；用于完成：1）数字超高清SDI-YUV视频数据的4：2：2矩阵采样量化处理功能；2）数字基带视频时基校正和内/外时钟同步功能；3）视音频数据加嵌处理功能；4）与大规模多组DDRIII内存颗粒组实时进行视音频数据的读写、检测、纠错和识别功能的高速通道接口；2）独立的相对小型的FPGA芯片模块，简称为模块2-2；设计用于完成：8组16通道的音频数据48K重采样，时钟重置功能；3）独立的大规模多组DDRIII内存颗粒组阵模块，简称为模块2-3；用于完成：超高清/高清基带超大容量数据的任意、实时的读写、存储、检测、交插纠错和识别的数据保存、延时功能。其中，模块一与模块二相连，将转换处理后的并行数据送至模块二；模块一还同时与模块七相连，使操作用户通过模块七来选择模块一的输入信号格式，并随时检测模块一的输入信号是否正常；模块2-1与模块一相连，用于将模块一接收的各种格式的超高清/高清信号数据做分离解嵌SDI/DP/HDMI数字信号的数字视音频数据，将数字视频的数据做YUV4：2：2量化采样处理，同时视频基带数据作时基校正处理和SRC时钟同步，参考信号为外来两级或三级标准信号；模块2-1还与模块四相连，设计用于当外来信号为网络IP信号时，由模块四作为标准NMI/TICO格式的解码后的超高清视音频数据输入给模块2-1，进行同样的视频和音频的加/解嵌、量化和同步处理功能；模块2-1还随时与模块七相连，使外部操作用户通过模块七来设置、定义和控制超高清/高清数字视频信号的时基和同步功能；模块2-2也随时与模块七相连，提供操作用户选择音频加嵌的通道数据输出功能；模块2-3与模块2-1相连，将量化同步处理后和重采样后的视音频数据进行接收并堆栈推送入DDRIII内存颗粒组中，作为视音频基带数据的延时缓冲功能；模块2-3还随时与模块七相连，提供操作用户选择进行信号延时时间的选择和设定功能；模块三与模块五相连，用于需要作10GIP网络信号输出时，将超高清基带视音频数据送至模块五，进行标准的NMI或TICO格式的压缩后，打包为IP数据SMPTE802.3a标准进行UDP数据广播分发功能输出；模块三还随时与模块七相连，提供外部操作用户进行输出信号格式的选择和设定功能；模块四与模块2-1相连；模块四的输入端将10GIP信号输入到模块四，根据格式标准解码为超高清基带YUV4：2：2数据，并送入模块2-1，将基带视音频数据进行同步和延时处理；模块四还随时与模块七相连，提供外部操作用户进行输入信号格式的选择和设定功能；模块五与模块三相连，经过量化、同步和延时处理后的基带视音频数据输送给模块五，进行数据压缩，打包为符合NMI或TICO格式的数据包，以SMPTE-2022组协议实时输出，并以UDP的网络模式按照SMPTE802.3a数据分发标准进行SFP传输输出功能；模块五还随时与模块七相连，提供本文档来自技高网...
【技术保护点】
一种基于FPGA芯片模块的超高清VR固态延时器，其特征在于，所述基于FPGA芯片模块的超高清VR固态延时器包括：1）12G SDI 信号数据串并转换处理模块，简称为模块一；2）超高清视频/音频基带数据SDI‑YUV量化、同步、视音频加/解嵌和大规模DDRIII内存颗粒组的数据缓冲存储延时处理模块，简称为模块二；3）12G SDI 数据并串转换、串行数据 SDI 输出模块，简称为模块三；4）NMI/TICO 解码和10G IP网络数据输入处理模块，简称为模块四；5）NMI/TICO 编码和10G IP网络数据 SFP 输出处理模块，简称为模块五；6）大容量SSD原始数据保存备用处理模块，简称为模块六；7）超高清固态延时器整机面板控制和1G网络SNMP控制，以及延时器各功能控制的处理模块，简称为模块七；其中所述的模块二中，包含了：1） 独立的视音频数据加解嵌、视频数据同步处理的大型 FPGA 芯片模块，简称为模块2‑1；用于完成：1）数字超高清SDI‑YUV视频数据的4：2：2矩阵采样量化处理功能；2）数字基带视频时基校正和内/外时钟同步功能；3）视音频数据加嵌处理功能；4）与大规模多组DDRIII内存颗粒组实时进行视音频数据的读写、检测、纠错和识别功能的高速通道接口；2） 独立的相对小型的FPGA芯片模块，简称为模块2‑2；设计用于完成：8组16通道的音频数据48K重采样，时钟重置功能；3） 独立的大规模多组 DDRIII 内存颗粒组阵模块，简称为模块2‑3；用于完成：超高清/高清基带超大容量数据的任意、实时的读写、存储、检测、交插纠错、识别的数据保存和延时功能；其中，模块一与模块二相连，将转换处理后的并行数据送至模块二；模块一还同时与模块七相连，使操作用户通过模块七来选择模块一的输入信号格式，并随时检测模块一的输入信号是否正常；模块2‑1与模块一相连，用于将模块一接收的各种格式的超高清/高清信号数据做分离解嵌SDI/DP/HDMI数字信号的数字视音频数据，将数字视频的数据做 YUV 4：2：2 量化采样处理，同时视频基带数据作时基校正处理和SRC时钟同步，参考信号为外来两级或三级标准信号；模块2‑1还与模块四相连，设计用于当外来信号为网络 IP 信号时，由模块四作为标准 NMI/TICO 格式的解码后的超高清视音频数据输入给模块2‑1，进行同样的视频和音频的加/解嵌、量化和同步处理功能；模块2‑1还随时与模块七相连，使外部操作用户通过模块七来设置、定义和控制超高清/高清数字视频信号的时基和同步功能；模块2‑2也随时与模块七相连，提供操作用户选择音频加嵌的通道数据输出功能；模块2‑3与模块2‑1相连，将量化同步处理后和重采样后的视音频数据进行接收并堆栈推送入 DDRIII 内存颗粒组中，作为视音频基带数据的延时缓冲功能；模块2‑3还随时与模块七相连，提供操作用户选择进行信号延时时间的选择和设定功能；模块三与模块五相连，用于需要作 10G IP 网络信号输出时，将超高清基带视音频数据送至模块五，进行标准的 NMI 或 TICO 格式的压缩后，打包为 IP 数据 SMPTE802.3a 标准进行 UDP数据广播分发功能输出；模块三还随时与模块七相连，提供外部操作用户进行输出信号格式的选择和设定功能；模块四与模块2‑1相连；模块四的输入端将10G IP信号输入到模块四，根据格式标准解码为超高清基带YUV 4：2：2数据，并送入模块2‑1，将基带视音频数据进行同步和延时处理；模块四还随时与模块七相连，提供外部操作用户进行输入信号格式的选择和设定功能；模块五与模块三相连，经过量化、同步和延时处理后的基带视音频数据输送给模块五，进行数据压缩，打包为符合 NMI 或 TICO 格式的数据包，以SMPTE‑2022组协议实时输出，并以 UDP的网络模式按照 SMPTE802.3a数据分发标准进行 SFP 传输输出功能；模块五还随时与模块七相连，提供外部操作用户进行输出信号格式的选择和设定功能；模块六与模块2‑1相连，用于将量化、同步处理后的超高清/高清视音频基带数据有选择性进行保存作为原始数据的保存备用，并能够用来作为应急切换输出的功能；模块六还随时与模块七相连，提供外部操作用户将所需时段的超高清/高清数据在延时的同时还进行保存备份的选择功能。...
【技术特征摘要】
1.一种基于FPGA芯片模块的超高清VR固态延时器，其特征在于，所述基于FPGA芯片模块的超高清VR固态延时器包括：1）12GSDI信号数据串并转换处理模块，简称为模块一；2）超高清视频/音频基带数据SDI-YUV量化、同步、视音频加/解嵌和大规模DDRIII内存颗粒组的数据缓冲存储延时处理模块，简称为模块二；3）12GSDI数据并串转换、串行数据SDI输出模块，简称为模块三；4）NMI/TICO解码和10GIP网络数据输入处理模块，简称为模块四；5）NMI/TICO编码和10GIP网络数据SFP输出处理模块，简称为模块五；6）大容量SSD原始数据保存备用处理模块，简称为模块六；7）超高清固态延时器整机面板控制和1G网络SNMP控制，以及延时器各功能控制的处理模块，简称为模块七；其中所述的模块二中，包含了：1）独立的视音频数据加解嵌、视频数据同步处理的大型FPGA芯片模块，简称为模块2-1；用于完成：1）数字超高清SDI-YUV视频数据的4：2：2矩阵采样量化处理功能；2）数字基带视频时基校正和内/外时钟同步功能；3）视音频数据加嵌处理功能；4）与大规模多组DDRIII内存颗粒组实时进行视音频数据的读写、检测、纠错和识别功能的高速通道接口；2）独立的相对小型的FPGA芯片模块，简称为模块2-2；设计用于完成：8组16通道的音频数据48K重采样，时钟重置功能；3）独立的大规模多组DDRIII内存颗粒组阵模块，简称为模块2-3；用于完成：超高清/高清基带超大容量数据的任意、实时的读写、存储、检测、交插纠错、识别的数据保存和延时功能；其中，模块一与模块二相连，将转换处理后的并行数据送至模块二；模块一还同时与模块七相连，使操作用户通过模块七来选择模块一的输入信号格式，并随时检测模块一的输入信号是否正常；模块2-1与模块一相连，用于将模块一接收的各种格式的超高清/高清信号数据做分离解嵌SDI/DP/HDMI数字信号的数字视音频数据，将数字视频的数据做YUV4：2：2量化采样处理，同时视频基带数据作时基校正处理和SRC时钟同步，参考信号为外来两级或三级标准信号；模块2-1还与模块四相连，设计用于当外来信号为网络IP信号时，由模块四作为标准NMI/TICO格式的解码后的超高清视音频数据输入给模块2-1，进行同样的视频和音频的加/解嵌、量化和同步处理功能；模块2-1还随时与模块七相连，使外部操作用户通过模块七来设置、定义和控制超高清/高清数字视频信号的时基和同步功能；模块2-2也随时与模块七相连，提供操作用户选择音频加嵌的通道数据输出功能；模块2-3与模块2-1相连，将量化同步处理后和重采样后的视音频数据进行接收并堆栈推送入DDRIII内存颗粒组中，作为视音频基带数据的延时缓冲功能；模块2-3还随时与模块七相连，提供操作用户选择进行信号延时时间的选择和设定功能；模块三与模块五相连，用于需要作10GIP网络信号输出时，将超高清基带视音频数据送至模块五，进行标准的NMI或TICO格式的压缩后，打包为IP数据SMPTE802.3a标准进行UDP数据广播分发功能输出；模块三还随时与模块七相连，提供外部操作用户进行输出信号格式的选择和设定功能；模块四与模块2-1相连；模块四的输入端将10GIP信号输入到模块四，根据格式标准解码为超高清基带YUV4：2：2数据，并送入模块2-1，将基带视音频数据进行同步和延时处理；模块四还随时与模块七相连，提供外部操作用户进行输入信号格式的选择和设定功能；模块五与模块三相连，经过量化、同步和延时处理后的基带视音频数据输送给模块五，进行数据压缩，打包为符合NMI或TICO格式的数据包，以SMPTE-2022组协议实时输出，并以UDP的网络模式按照SMPTE802.3a数据分发标准进行SFP传输输出功能；模块五还随时与模块七相连，提供外部操作用户进行输出信号格式的选择和设定功能；模块六与模块2-1相连，用于将量化、同步处理后的超高清/高清视音频基带数据有选择性进行保存作为原始数据的保存备用，并能够用来作为应急切换输出的功能；模块六还随时与模块七相连，提供外部操作用户将所需时段的超高清/高清数据在延时的同时还进行保存备份的选择功能。2.如权利要求1所述的基于FPGA芯片模块的超高清VR固态延时器，其特征在于，所述的模块2-1包括独立的超高清/高清视频数据量化、同步、时基校正、检测和切换的FPGA芯片模块...
【专利技术属性】
技术研发人员：王兆春，
申请(专利权)人：广州波视信息科技股份有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。