自媒体便携式超高清一体机制造技术

本发明专利技术提供一种自媒体便携式超高清一体机，包括：主FPGA板，主FPGA板通过SDI输出口连接有SDI独立子板，主FPGA板通过HDMI输出口连接有HDMI独立子板，主FPGA板通过扩展口连接有字幕卡独立子板、网卡独立子板、显示卡独立子板，主FPGA板通过SDI输入接口连接有SDI输入独立子板，主FPGA板通过HDMI输入接口连接有HDMI输入独立子板，SDI输入独立子板包括信号分配器和均衡器，HDMI输入独立子板包括信号分配器和HDMI接收器，本发明专利技术采用了芯片设计原理，自主创新的理念，让系统的集成度，更高，自主技术含量更高，可开发性，升级性，更强，而且使整个产品的连接更简便，适配性更强，在总体成本降低的情况下，保持了高性能。同时扩展口的设计，为以后录制，制作，IP接口的加入提供了基础。

【技术实现步骤摘要】

本专利技术涉及广播电视
，具体为一种自媒体便携式超高清一体机。
技术介绍
随着科技的发展，特别是超高清，ULTRA4K技术在广播电视设备，在新兴媒体的应用，人们对电影，电视节目的清晰度，稳定度，以及带宽要求是越来越高，在这样背景下，高清节目，也越来越多地被人们所接受，人们希望看到更清晰，更流畅的电影，电视节目。而且在节目录制，播放的过程中，因为传统设备的笨重，不方便，不便于携带，同时在直播和转播过程中，因为连接，信号的问题，而产生的不稳定现象时有发生。
技术实现思路
本专利技术所解决的技术问题在于提供一种自媒体便携式超高清一体机，以解决上述
技术介绍
中的问题。本专利技术所解决的技术问题采用以下技术方案来实现：自媒体便携式超高清一体机，包括：主FPGA板，主FPGA板通过SDI输出口连接有SDI独立子板，主FPGA板通过HDMI输出口连接有HDMI独立子板，主FPGA板通过扩展口连接有字幕卡独立子板、网卡独立子板、显示卡独立子板，主FPGA板通过SDI输入接口连接有SDI输入独立子板，主FPGA板通过HDMI输入接口连接有HDMI输入独立子板，SDI输入独立子板包括信号分配器和均衡器，HDMI输入独立子板包括信号分配器和HDMI接收器，所述主FPGA板包括FPGA-A处理单元、FPGA-B处理单元，FPGA-A处理单元、FPGA-B处理单元通讯连接。所述FPGA-A处理单元、FPGA-B处理单元的SDI输入通道0-5连接有电压、阻抗平衡模块，电压、阻抗平衡模块保持SDI信号的电压的稳定性，以及传输过程中阻抗的连续性，保持SDI信号的完整度，输出的是SDI的音视频信号；PC输出通过字幕处理单元连接于FPGA处理单元，字幕处理单元实时处理字幕、图片的特效；服务器输出通过IP解码器单元连接于FPGA处理单元，输入接口是从音视频的服务器的IP网络接口或者PC的网络接口，其IP解码器单元的输入的信号是MPEG2或者H.264的编码源，解码MPEG2/H.264的信号，然后送到HDMI输出驱动单元，输出HDMI信号；FPGA处理单元上连接有DDR3内存模块、SDI输出驱动模块，DDR3内存模块存储音视频的数据，为音视频处理，同步做准备；同步模块将SDI信号传送给FPGA处理单元，MCU模块通过串行SPI-BUS总线接口连接于FPGA处理单元，MCU模块控制FPGA处理单元、控制面板单元、SDI输出模块、SDI输入模块，将整个播出控制系统整合到一起；SPI-Flash通过串行SPI-BUS总线接口连接于FPGA处理单元，SPI-Flash存储LOGO数据，以及时间等格式，SPI-Flash为可读可写模块，通过串口UART，烧录入相应的LOGO数据和时间格式数据，通过FPGA处理单元内部的SPI-Flash控制器读取LOGO数据和时间格式导入到DDR3内存模块；RTC模块通过I2C-BUS总线接口连接于FPGA处理单元，RTC模块包括可编程时钟输出、中断输出和掉电检测器，所有的地址和数据通过I2C-BUS总线接口串行传递，最大总线速度为400Kbits/s，每次读写数据后内嵌的字地址寄存器会自动产生增量，RTC模块与FPGA处理单元内部中央处理器单元相连，FPGA处理单元内部中央处理器单元作为主控，RTC模块为从属，通过I2C-BUS总线接口对RTC模块进行访问，读取所需要的时间、日期控制寄存器，来控制所需要显示的LOGO、时间。所述FPGA处理单元包括SDI处理单元、音视频处理核心单元、中央处理器单元，音视频处理核心单元通过主机接口连接于中央处理器单元，中央处理器单元上连接有指令RAM单元、数据RAM单元，音视频处理核心单元通过从机接口经数据宽度转换后与音频内存控制单元、视频内存控制单元通讯，音视频处理核心单元通过AXI总线连接有I2C单元、串口单元、视频处理、音频处理、控制单元、TF卡控制单元、SPI总线Flash单元，SDI处理单元通过视频处理、音频处理连接控制音频切换单元、视频切换单元，音频切换单元、视频切换单元连接到音视频处理核心单元的主机接口上。所述SDI处理单元将SDI信号经串行转并行后进行音视频信号格式\\模式产生、音视频解嵌，音视频解嵌后再进行音视频加嵌后并行转串行，同时外接时钟信号通过时钟恢复进行串行转并行、时序产生，时序产生控制音视频信号格式\\模式产生,时序产生时外接同步信号。所述音视频处理核心单元将信号源进行输入时序格式转换后经过高清转标清下变换传输到切换缓存控制，之后通过音视频写FIFO控制传送给DDR3内存控制单元以及AXI总线控制单元，DDR3内存控制单元以及AXI总线控制单元将信号经音视频读FIFO控制、下变换缓存控制、标清转高清上变换进入视频、台标、时间、键混叠加处理电源后进行输出时序格式转换。所述输入时序格式转换时SDI切换单元送过来的是时序内嵌在亮度数据中，通过解析视频数据，从而解除行同步，场同步，奇偶场信号，以及有效数据使能信号；高清转标清下变换：如果输入时高清信号，输出是标清格式，就需要对视频，音频进行下变换处理，如果不需要做下变换，音视频信号将直通此模块，不做任何处理。与已公开技术相比，本专利技术存在以下优点：本专利技术采用了芯片设计原理，自主创新的理念，设计出SDI信号处理单元，音频信号的响度自动增益单元，帧同步单元，台标，时间发生器单元，字幕叠加单元，键混叠加单元，上变换，下变换单元，字幕处理单元，网络接口单元，触控屏控制单元，同时采用双芯片，双屏的设计方式，是系统在播放，控制和监看与一体，采用屏分离式的连接方式，使便携更加的轻便，让系统的集成度，更高，自主技术含量更高，可开发性，升级性，更强，而且使整个产品的连接更简便，适配性更强，在总体成本降低的情况下，保持了高性能。同时扩展口的设计，为以后录制，制作，IP接口的加入提供了基础。本专利技术集视音频切换、调音台、特技、多画面、键混、字幕、灯光控制、制作、录制和网络/WIFI接入功能于一体的高性能一体化视听制作，录制系统。同时带有触控屏，让您在任意控制的基础上、监视、监听所控制的视音频，功能强大，操作简便、轻巧、便携。附图说明图1为本专利技术的结构原理图。图2为本专利技术的FPGA-A处理单元、FPGA-B处理单元原理图。图3为本专利技术的FPGA处理单元结构原理图。图4为本专利技术的SDI处理单元结构原理图。图5为本专利技术的音视频处理核心单元结构原理图。图6为本实用的SDI输入接口单元结构原理图。图7为本实用的SDI输出接口单元结构原理图。具体实施方式为了使本专利技术的技术手段、创作特征、工作流程、使用方法达成目的与功效易于明白了解，下面将结合本专利技术实施例，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图1、图2所示，自媒体便携式超高清一体机，包括：主FPGA板，主FPGA板通过SDI输出口连接有SDI独立子板，主FPGA板通过HDMI输出口连接有HDMI独立子板，主FPGA板通过扩展口连接有字幕卡独立子板、网卡独立子板、显示卡独立子板，主FPGA板通过SDI输本文档来自技高网...

【技术保护点】
一种自媒体便携式超高清一体机，其特征在于：包括：主FPGA板，主FPGA板通过SDI输出口连接有SDI独立子板，主FPGA板通过HDMI输出口连接有HDMI独立子板，主FPGA板通过扩展口连接有字幕卡独立子板、网卡独立子板、显示卡独立子板，主FPGA板通过SDI输入接口连接有SDI输入独立子板，主FPGA板通过HDMI输入接口连接有HDMI输入独立子板，SDI输入独立子板包括信号分配器和均衡器，HDMI输入独立子板包括信号分配器和HDMI接收器，所述主FPGA板包括FPGA‑A处理单元、FPGA‑B处理单元，FPGA‑A处理单元、FPGA‑B处理单元通讯连接。

【技术特征摘要】
1.一种自媒体便携式超高清一体机，其特征在于：包括：主FPGA板，主FPGA板通过SDI输出口连接有SDI独立子板，主FPGA板通过HDMI输出口连接有HDMI独立子板，主FPGA板通过扩展口连接有字幕卡独立子板、网卡独立子板、显示卡独立子板，主FPGA板通过SDI输入接口连接有SDI输入独立子板，主FPGA板通过HDMI输入接口连接有HDMI输入独立子板，SDI输入独立子板包括信号分配器和均衡器，HDMI输入独立子板包括信号分配器和HDMI接收器，所述主FPGA板包括FPGA-A处理单元、FPGA-B处理单元，FPGA-A处理单元、FPGA-B处理单元通讯连接。2.根据权利要求1所述的自媒体便携式超高清一体机，其特征在于：所述FPGA-A处理单元、FPGA-B处理单元的SDI输入通道0-5连接有电压、阻抗平衡模块保持SDI信号的电压的稳定性，以及传输过程中阻抗的连续性，保持SDI信号的完整度，输出的是SDI的音视频信号；PC输出通过字幕处理单元连接于FPGA处理单元，字幕处理单元实时处理字幕、图片的特效；服务器输出通过IP解码器单元连接于FPGA处理单元，输入接口是从音视频的服务器的IP网络接口或者PC的网络接口，其IP解码器单元的输入的信号是MPEG2或者H.264的编码源，解码MPEG2/H.264的信号，然后送到HDMI输出驱动单元，输出HDMI信号；FPGA处理单元上连接有DDR3内存模块、SDI输出驱动模块，DDR3内存模块存储音视频的数据，为音视频处理，同步做准备；同步模块将SDI信号传送给FPGA处理单元，MCU模块通过串行SPI-BUS总线接口连接于FPGA处理单元，MCU模块控制FPGA处理单元、控制面板单元、SDI输出模块、SDI输入模块，将整个播出控制系统整合到一起；SPI-Flash通过串行SPI-BUS总线接口连接于FPGA处理单元，SPI-Flash存储LOGO数据，以及时间等格式，SPI-Flash为可读可写模块，通过串口UART，烧录入相应的LOGO数据和时间格式数据，通过FPGA处理单元内部的SPI-Flash控制器读取LOGO数据和时间格式导入到DDR3内存模块；RTC模块通过I2C-BUS总线接口连接于FPGA处理单元，RTC模块包括可编程时钟输出、中断输出和掉电检测器，所有的地址和数据通过I2C-BUS总线接...

【专利技术属性】
技术研发人员：张正兴，
申请(专利权)人：合肥爱维信息科技有限公司，
类型：发明
国别省市：安徽;34