一种基于FPGA的FT3自适应解码系统及方法技术方案

本发明专利技术提供一种能够接收和解码当前确定的所有FT3帧格式，移植性强，应用范围广的基于FPGA的FT3自适应解码系统及方法。所述的方法通过采用接收到的FT3码流自身的码元速率对其进行解码和校正，从而能够避免外部输入码元的限制和影响，能够适应不同速率的FT3，根据FT3有效数据的第一字节表示的FT3报文类型可以识别现阶段所有已经定义并普遍使用的FT3帧格式；能够用于合并单元解码采集器发送的采样值数据及合并单元级联发送的采样信息；码元质量高，解码准确。所述的系统基于FPGA进行实现，具有良好的扩展性和实时性、结构简单、功耗低和开发周期短、成本低；通过模块化的设置易于调试查找问题，具有较强的可移植性。

【技术实现步骤摘要】

本专利技术涉及电力通讯行业领域，具体为一种基于FPGA的FT3自适应解码系统及方法。
技术介绍
IEC61850规约是构成智能化变电站网络通信平台的基础。其中遵循DL/T282-2012规定的合并单元与采集器之间的数据传输协议以及Q/GDW441规定的合并单元级联通信协议IEC60044-8，这些通信协议参照FT3帧格式采用曼彻斯特编码和CRC校验，只是帧长度不一，通道定义不同，传输速率有差异。中国专利201310452276“一种基于FPGA的FT3接收电路”中FPGA处理模块生成时间戳，与FT3数据一同发送至通信控制模块，通信控制模块向CPU输出中断触发信号，通知CPU和通信控制模块交互FT3数据，同时根据FT3数据的样本计数器判断产生一个恢复同步采样的秒脉冲通过通信控制模块输出用于分析电子式互感器的比差和角差，并在解码FT3数据时，将时间戳及完整一帧FT3数据通过以太网模块发送出去。该专利重点突出其能分析电子式互感器输出的FT3信号的完整性及时间离散度，接收FT3类型单一，使用范围有限。
技术实现思路
针对现有技术中存在的问题，本专利技术提供一种能够接收和解码当前确定的所有FT3帧格式，移植性强，应用范围广的基于FPGA的FT3自适应解码系统及方法。本专利技术是通过以下技术方案来实现：一种基于FPGA的FT3自适应解码方法，包括如下步骤，步骤1，将接收到的FT3码流进行滤波处理后得到过滤后的FT3码流；步骤2，用内部晶振时钟对过滤后的FT3码流中的码元上下跳变时间进行计数，通过公式运算确定FT3发送速率，根据发送速率确定FT3发送时钟；步骤3，根据FT3发送时钟生成接收时钟；用接收时钟对过滤后的FT3码流进行扫描采样；若扫描到前导符则判断收到FT3并记下时间戳，开始采集FT3帧协议，判断FT3报文类型并缓存，从而采样接收到FT3有效数据；若没有则继续扫描前导符；步骤4，将FT3有效数据和CRC校验码通过曼彻斯特解码后分别得到CRC码和解码后的CRC校验码，将CRC码和解码后的CRC校验码对比校验是否接收误码，在最后一组CRC校验结束后给出解码结束标志信号，并将校验结果进行存储，提供存储数据的读取。优选的，步骤1中，滤波时，通过内部晶振时钟对FT3码流进行整理，使其码元持续及跳变稳定均衡。优选的，步骤2中，FT3发送速率为f/(C1+1)；其中，C1为单个码元“0”或“1”的平均计数值，f为内部晶振时钟频率。优选的，步骤3中扫描采样时，采用接收时钟对同一码元进行三次采样，在三次采样中选择至少有两次相同的值为采样值。优选的，步骤4中，进行存储时根据FT3报文类型在存储介质中存入相应的接收FT3时间戳、FT3有效数据及其校验结果。本专利技术一种基于FPGA的FT3自适应解码系统，包括依次连接的滤波模块，速率提取模块，前导符扫描模块，曼彻斯特解码模块，CRC校验模块和数据存储模块；滤波模块用于对接收到的FT3码流进行滤波处理；速率提取模块用于根据码元跳变确定FT3的传输速率，进而确定FT3发送时钟；前导符扫描模块用于根据FT3发送时钟生成的接收时钟，确定数据帧的有效起始，标注接收时间戳；曼彻斯特解码模块用于采样接收有效数据帧的信息，同时进行曼彻斯特解码并缓存；CRC校验模块，将曼彻斯特解码的采样值信息和CRC校验码生成CRC码与解码后的CRC校验码比对校验是否存在误码，并在最后一组CRC校验结束后给出解码结束标志信号；数据存储模块用于存储FT3时间戳、FT3有效数据及其校验结果。与现有技术相比，本专利技术具有以下有益的技术效果：本专利技术所述的方法通过采用接收到的FT3码流自身的码元速率对其进行解码和校正，从而能够避免外部输入码元的限制和影响，能够适应不同速率的FT3，根据FT3有效数据的第一字节表示的FT3报文类型可以识别现阶段所有已经定义并普遍使用的FT3帧格式；能够用于合并单元解码采集器发送的采样值数据及合并单元级联发送的采样信息；通过过滤模块进行滤波处理，提高码元质量，提高其解码的准确性；同时基于FPGA进行实现，具有良好的扩展性和实时性、开发周期短、成本低。进一步的，通过对采样接收FT3码流的三选其二的方法降低误码率，避免了直接一次采集解码出现的高误码的机率；大大提高了采样的准确性，降低了出错的机率，通过长达48小时的监控未出现误码和丢帧现象。本专利技术所述的系统基于FPGA进行实现，具有良好的扩展性和实时性、结构简单、功耗低和开发周期短、成本低；通过模块化的设置易于调试查找问题，具有较强的可移植性。附图说明图1为本专利技术实例中所述系统的原理模块示意图。图2为本专利技术实例中码元跳变计数示意图。图3为本专利技术实例中三次采样示意图。具体实施方式下面结合具体的实施例对本专利技术做进一步的详细说明，所述是对本专利技术的解释而不是限定。本专利技术一种基于FPGA的FT3自适应解码系统，如图1所示，其包括滤波模块，速率提取模块，前导符扫描模块，曼彻斯特解码模块，CRC校验模块和数据存储模块；滤波模块用于削减干扰，滤除杂波，提高码流品质；速率提取模块，根据码元跳变确定FT3的传输速率；前导符扫描模块，确定数据帧的有效起始，标注接收时间戳；曼彻斯特解码模块，采样接收有效数据帧的信息，同时进行曼彻斯特解码并缓存；CRC校验模块，将解码的采样值信息生成CRC码与解码所得的CRC比对校验是否误码，在最后一组CRC校验结束后给出解码结束标志信号；数据存储模块，用来存储FT3时间戳、数据及其校验结果。该解码系统可识别不同FT3数据帧长度和格式，可用于合并单元解码采集器发送的采样值数据及合并单元级联发送的采样信息；其基于FPGA实现，具有良好的扩展性和实时性、结构简单、功耗低和开发周期短、成本低的优点。其详细步骤如下：(1)将接收到的FT3码流进行滤波处理，提高码元质量；滤波时，通过内部晶振时钟对码流进行整理，使其码元持续及跳变稳定均衡；(2)用内部晶振时钟计数码元上下跳变时间确定FT3发送时钟；如图2所示，其中，计数值有C1、C2，C1<C2，C1为单个码元“0”或“1”的平均计数值，C2为连续码元“00”或“11”得平均计数值，晶振时钟频率为f，则得到曼码码元持续时间(C1+1)/f，FT3波特率为f/2(C1+1)；FT3发送速率为f/(C1+1)，是曼码码元持本文档来自技高网...

【技术保护点】
一种基于FPGA的FT3自适应解码方法，其特征在于，包括如下步骤，步骤1，将接收到的FT3码流进行滤波处理后得到过滤后的FT3码流；步骤2，用内部晶振时钟对过滤后的FT3码流中的码元上下跳变时间进行计数，通过公式运算确定FT3发送速率，根据发送速率确定FT3发送时钟；步骤3，根据FT3发送时钟生成接收时钟；用接收时钟对过滤后的FT3码流进行扫描采样；若扫描到前导符则判断收到FT3并记下时间戳，开始采集FT3帧协议，判断FT3报文类型并缓存，从而采样接收到FT3有效数据；若没有则继续扫描前导符；步骤4，将FT3有效数据和CRC校验码通过曼彻斯特解码后分别得到CRC码和解码后的CRC校验码，将CRC码和解码后的CRC校验码对比校验是否接收误码，在最后一组CRC校验结束后给出解码结束标志信号，并将校验结果进行存储，提供存储数据的读取。

【技术特征摘要】
1.一种基于FPGA的FT3自适应解码方法，其特征在于，包括如下步
骤，
步骤1，将接收到的FT3码流进行滤波处理后得到过滤后的FT3码流；
步骤2，用内部晶振时钟对过滤后的FT3码流中的码元上下跳变时间进
行计数，通过公式运算确定FT3发送速率，根据发送速率确定FT3发送时
钟；
步骤3，根据FT3发送时钟生成接收时钟；用接收时钟对过滤后的FT3
码流进行扫描采样；
若扫描到前导符则判断收到FT3并记下时间戳，开始采集FT3帧协
议，判断FT3报文类型并缓存，从而采样接收到FT3有效数据；
若没有则继续扫描前导符；
步骤4，将FT3有效数据和CRC校验码通过曼彻斯特解码后分别得到
CRC码和解码后的CRC校验码，将CRC码和解码后的CRC校验码对比校
验是否接收误码，在最后一组CRC校验结束后给出解码结束标志信号，并
将校验结果进行存储，提供存储数据的读取。
2.根据权利要求1所述的一种基于FPGA的FT3自适应解码方法，其特
征在于，步骤1中，滤波时，通过内部晶振时钟对FT3码流进行整理，使
其码元持续及跳变稳定均衡。
3.根据权利要求1所述的一种基于FPGA的FT3自适应解码方法，其特
征在于，步骤2中，FT3发送速率为f/(C1+1)；
其中，C1为单个码元0或1的平均计数值，...

【专利技术属性】
技术研发人员：白世军，陈凯，李毅，孔庆霞，马亮，
申请(专利权)人：中国西电电气股份有限公司，
类型：发明
国别省市：陕西;61