一种扫描错误位的方法技术

本发明专利技术公开了一种扫描错误位的方法，包括：S1、将存储单元的第一数据分区平均分成N个相等的第二数据分区，S2、由所述第二数据分区组成第三数据分区并对第三数据分区进行扫描，并设置允许错误位个数；S3、将所述第三数据分区的实际错误位个数与所述允许错误位个数进行比较，如果所述实际错误位个数大于所述允许错误位个数，则执行步骤S4，否则执行步骤S5；S4、对所述存储单元进行一次编程操作，返回执行步骤S3；S5、记录此时第三数据分区的实际错误位个数，进而可以通过修改设定条件来调整存储芯片的合格率，并且控制器可以根据最终统计结果来调整自己的ECC所对应的数据区域以及纠错能力，从而获得更好的写性能。

【技术实现步骤摘要】

本专利技术实施例涉及存储
，具体涉及一种扫描错误位的方法。
技术介绍
非易失闪存介质(norflash/nandflash)是一种很常见的存储芯片，兼有随机存储器(RandomAccessMemory，RAM)和只读存储器(Read-OnlyMemory，ROM)的优点，数据掉电不会丢失，是一种可在系统进行电擦写的存储器，同时它的高集成度和低成本使它成为市场主流。Flash芯片是由内部成千上万个存储单元组成的，多个存储单元构成页，多个页组成块，正是由于该特殊的物理结构，在norflash/nandflash中是以页为单位进行读写数据，以块为单位进行擦除数据的。由于存储芯片的各种串扰的特性，在使用过程中会出现错误位，为了保证系统工作的稳定性，需要外加错误检查与纠正(ErrorCheckingandCorrecting，ECC)来保证存储单元中数据的正确性。然而，外加的ECC一般是以512byte或者1kbyte为单位进行错误检查与纠正的，而芯片内部是以页为单位进行编程，且每个页又分为使用区和额外分区，如图1、图2、图3和图4为现有技术中存储单元的页数据分区示意图，如图1所示，共分为8个用户数据区和额外分区1以及额外分区2，额外分区1为额外数据存放区，额外分区2为存放ECC校验位区；图2为另一种均匀分区图，以一个数据分区加两个额外分区组成，一个分区为用户数据区，额外分区1为额外数据存放区，额外分区2为分区1对<br>应的ECC校验位存放区；图3和图4为两种不均匀分区图；可见区域划分并不一定是ECC纠错单位的整数倍，而在扫描存储单元的错误位时就需要考虑到ECC纠错单位问题，在芯片测试时还需要给出每个纠错单位所需要的纠错能力，即初始允许的错误位个数，所以必须以ECC纠错单位对存储单元的错误位进行扫描，称之为单位扫描。但是实际的控制器在使用ECC时会按照自己的需求排列内存数据和存放ECC，测试时无法根据存储单元中错误位的个数设置相应的测试条件，如果测试条件设置的过于宽松，给出的ECC纠错能力和存储单元的实际读周期就无法匹配，如果测试条件设置的过于紧，则会影响存储芯片的良品率。因此，有必要开发一种能对存储单元中错误位的分布状况进行扫描统计的方法。
技术实现思路
本专利技术提供一种扫描错误位的方法，以对存储单元中的错误位个数进行扫描统计。该方法包括：S1、将存储单元的第一数据分区平均分成N个相等的第二数据分区，其中，N为正整数；S2、由所述第二数据分区组成第三数据分区并对第三数据分区进行扫描，并设置允许错误位个数；S3、将所述第三数据分区的实际错误位个数与所述允许错误位个数进行比较，如果所述实际错误位个数大于所述允许错误位个数，则执行步骤S4，否则执行步骤S5；S4、对所述存储单元进行一次编程操作，返回执行步骤S3；S5、记录此时第三数据分区的实际错误位个数。示例性的，由所述第二数据分区组成第三数据分区并对第三数据分区进行扫描，并设置允许错误位个数，包括：首先选中一个第一数据分区中的所有第二数据分区组成第三数据分区，对第三数据分区进行扫描，并设置允许错误位个数，继续执行步骤S3；按第二数据分区的排列顺序，向后移动一个第二数据分区的位置，组成第三数据分区，对所述第三数据分区进行扫描，并设置允许错误位个数，继续执行步骤S3。本专利技术实施例提供的一种扫描错误位的方法，通过将存储单元的传统数据分区即第一数据分区平均分成N个相等的第二数据分区，由所述第二数据分区组成第三数据分区并对第三数据分区进行扫描，并设置允许错误位个数，并将所述第三数据分区的实际错误位个数与所述允许错误位个数进行比较，如果所述实际错误位个数大于所述允许错误位个数，则对所述存储单元进行一次编程操作，直到满足设定条件，记录此时第三数据分区的实际错误位个数，从而可以保证各数据分区中的错误位个数比较平均，进而可以通过修改设定条件来调整存储芯片的合格率，并且控制器可以根据存储单元的各数据分区的实际错误位个数的最终统计结果来调整自己的ECC所对应的数据区域以及纠错能力，从而获得更好的写性能。附图说明图1是现有技术中一种存储单元的页数据分区示意图1；图2是现有技术中一种存储单元的页数据分区示意图2；图3是现有技术中一种存储单元的页数据分区示意图3；图4是现有技术中一种存储单元的页数据分区示意图4；图5是本专利技术实施例一中的一种扫描错误位的方法流程图；图6是本专利技术实施例二中的一种扫描错误位的方法流程图；图7是本专利技术实施例三中的一种扫描分区示意图；图8是本专利技术实施例三中的一种局部放大扫描分区示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。实施例一图5为本专利技术实施例一提供的一种扫描错误位的方法流程图，本实施例可适用于对存储单元的数据分区中的错误位个数进行统计的情况。参加图5，本实施例提供的扫描错误位的方法具体包括如下步骤：S1、将存储单元的第一数据分区平均分成N个相等的第二数据分区，其中，N为正整数；S2、由所述第二数据分区组成第三数据分区并对第三数据分区进行扫描，并设置允许错误位个数；优选的，由所述第二数据分区组成第三数据分区具体为，每四个第二数据分区组成一个第三数据分区，当然还可以是每五个第二数据分区组成一个第三数据分区，此处不对其进行限定。其中，允许错误位个数根据存储芯片的制作工艺进行设定。S3、将所述第三数据分区的实际错误位个数与所述允许错误位个数进行比较，如果所述实际错误位个数大于所述允许错误位个数，则执行步骤S4，否则执行步骤S5；S4、对所述存储单元进行一次编程操作，返回执行步骤S3；上述操作中，需重复执行步骤S3，直至满足设定条件为止，设定条件可以为所述实际错误位个数小于或者等于所述允许错误位个数。需要说明的是，对所述存储单元进行一次编程操作，存储单元的实际错误位个数就会发生改变。所述设定条件可以是所述第三数据分区的实际错误位个数小于或者等于所述允许错误位个数。S5、记录此时第三数据分区的实际错误位个数。记录此时第三数据分区的实际错误位个数的目的：一方面是在对存储芯片进行测试时，根据所述实际错误位个数的改变设定条件，来改变本文档来自技高网...

【技术保护点】
一种扫描错误位的方法，其特征在于，包括：S1、将存储单元的第一数据分区平均分成N个相等的第二数据分区，其中，N为正整数；S2、由所述第二数据分区组成第三数据分区并对第三数据分区进行扫描，并设置允许错误位个数；S3、将所述第三数据分区的实际错误位个数与所述允许错误位个数进行比较，如果所述实际错误位个数大于所述允许错误位个数，则执行步骤S4，否则执行步骤S5；S4、对所述存储单元进行一次编程操作，返回执行步骤S3；S5、记录此时第三数据分区的实际错误位个数。

【技术特征摘要】
1.一种扫描错误位的方法，其特征在于，包括：
S1、将存储单元的第一数据分区平均分成N个相等的第二数据分区，其中，
N为正整数；
S2、由所述第二数据分区组成第三数据分区并对第三数据分区进行扫描，并设
置允许错误位个数；
S3、将所述第三数据分区的实际错误位个数与所述允许错误位个数进行比较，
如果所述实际错误位个数大于所述允许错误位个数，则执行步骤S4，否则执行步骤
S5；
S4、对所述存储单元进行一次编程操作，返回执行步骤S3；
S5...

【专利技术属性】
技术研发人员：刘会娟，苏志强，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京;11